JPS6329273A - バ−ンイン基板 - Google Patents
バ−ンイン基板Info
- Publication number
- JPS6329273A JPS6329273A JP61174115A JP17411586A JPS6329273A JP S6329273 A JPS6329273 A JP S6329273A JP 61174115 A JP61174115 A JP 61174115A JP 17411586 A JP17411586 A JP 17411586A JP S6329273 A JPS6329273 A JP S6329273A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- socket
- board
- measured
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 240000005979 Hordeum vulgare Species 0.000 description 1
- 235000007340 Hordeum vulgare Nutrition 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バーンイン実行時に被測定デバイスが装着
されるバーンイン基板に関するものである。
されるバーンイン基板に関するものである。
第３図（ａ ）、 （ｂ ）は従来のバーンイン基板の
平面図および断面図である。これらの図において、１（
まプリ′Ｊｌ−基板、２は前記プリン）・基板１にハン
ダ付けされたＩＣソケ＝ｐ Ｉ−，３はバーンイン装置
の入出力を受けるコネクタである。
平面図および断面図である。これらの図において、１（
まプリ′Ｊｌ−基板、２は前記プリン）・基板１にハン
ダ付けされたＩＣソケ＝ｐ Ｉ−，３はバーンイン装置
の入出力を受けるコネクタである。
第４図は第３図（ａ）、（ｂ）のプリント基板１上に印
刷配線された回路を示す図である。この図において、３
ａは入力端子、３ｂは出力端子、４は被測定デバイスで
ある。
刷配線された回路を示す図である。この図において、３
ａは入力端子、３ｂは出力端子、４は被測定デバイスで
ある。
バーンイン装置からの入力信号は、コネクタ３の入力端
子３ａより被測定デバイス４に印加される。出力端子３
ｂは通常オープンであり、出力信号の判定は一般には行
わない。
子３ａより被測定デバイス４に印加される。出力端子３
ｂは通常オープンであり、出力信号の判定は一般には行
わない。
上記のような従来のバーンイン基板は以上のように構成
されているので、電気的特性試験をするためには、バー
ンイン前後で被測定デバイス４のバーンイン基板への挿
入、抜き取りを必要とするという問題点があった。
されているので、電気的特性試験をするためには、バー
ンイン前後で被測定デバイス４のバーンイン基板への挿
入、抜き取りを必要とするという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、被測定デバイスの挿入、抜き取りを行うことなく
バーンインできるとともに、電気的特性試験もできるバ
ーンイン基板を得ることを目的とする。
ので、被測定デバイスの挿入、抜き取りを行うことなく
バーンインできるとともに、電気的特性試験もできるバ
ーンイン基板を得ることを目的とする。
この発明に係るバーンイン基板は、ゴリント基板と、こ
のプリント基板との着脱が可能で、被測定デバイスを装
着するためのＩＣソケットを備えたＩＣソケットモジュ
ールとから構成したものである。
のプリント基板との着脱が可能で、被測定デバイスを装
着するためのＩＣソケットを備えたＩＣソケットモジュ
ールとから構成したものである。
この発明においては、プリンｌ−基板にＩＣソケットを
介して被測定デバイスが装着されたＩＣソケットモジュ
ールを装着してバーンインが実行さし、バーンモレ終了
後■Ｃソケットモジュールがプリント基板より離脱され
る。
介して被測定デバイスが装着されたＩＣソケットモジュ
ールを装着してバーンインが実行さし、バーンモレ終了
後■Ｃソケットモジュールがプリント基板より離脱され
る。
第１図はこの発明のバーンイン基板の一実施例を示す断
面図である。この図において、第３図（ａ）、（ｂ）と
同一符号は同一部分を示し、５は前記ＩＣソケット２を
固定するＩＣソケットモジュール、６は前記ＩＣソケッ
ト２のピンを挿入するソケッ１−である。
面図である。この図において、第３図（ａ）、（ｂ）と
同一符号は同一部分を示し、５は前記ＩＣソケット２を
固定するＩＣソケットモジュール、６は前記ＩＣソケッ
ト２のピンを挿入するソケッ１−である。
第２図は第１図のプリン１〜基板１上に印刷配線された
回路の一実施例を示す図である。この図において、第４
図と同一符号は同一部分を示す。
回路の一実施例を示す図である。この図において、第４
図と同一符号は同一部分を示す。
すなわち、この発明では、被測定デバイス４を装着した
ＩＣソケッ１−２が、■ＣＣソケット上ジュール５とソ
ケッ１−６によってプリント基板１に装着されるので、
バーンイン実行時にバーンイノ装置からの印加電圧は、
入力端子３ａより供給されて被測定デバイス４に印加さ
れ、通常のバーレイン基板として使用され、他方、バー
ンイン終了後には、被測定デバイス４がＩＣソケッ１〜
２に装着されたままの状態でプリント基板１よりＩＣソ
ケットモジュール５を離脱させ、その後、ＩＣソケット
モジュール５に装着したままの状態で、被測定デバイス
４の電気的特性試験を実施することができる。
ＩＣソケッ１−２が、■ＣＣソケット上ジュール５とソ
ケッ１−６によってプリント基板１に装着されるので、
バーンイン実行時にバーンイノ装置からの印加電圧は、
入力端子３ａより供給されて被測定デバイス４に印加さ
れ、通常のバーレイン基板として使用され、他方、バー
ンイン終了後には、被測定デバイス４がＩＣソケッ１〜
２に装着されたままの状態でプリント基板１よりＩＣソ
ケットモジュール５を離脱させ、その後、ＩＣソケット
モジュール５に装着したままの状態で、被測定デバイス
４の電気的特性試験を実施することができる。
なお、上記実施例では、プリント基板１とＩＣソケッ１
〜２の接続にソケッ１−〇を使用したが、接続の治工具
はプリンＪ・基板１とＩＣソケット２を接続配線できる
ものであれば、ソケッ１〜でもコネクタでもよい。
〜２の接続にソケッ１−〇を使用したが、接続の治工具
はプリンＪ・基板１とＩＣソケット２を接続配線できる
ものであれば、ソケッ１〜でもコネクタでもよい。
この発明は以上説明したとおり、バーンイン基板をプリ
ント基板と、このプリント基板との着脱が可能で、被測
定デバイスを装着するためのＩＣソケッ１−を備えたＩ
Ｃソケットモジュールとから構成したので、バーンイン
前後の電気的特性試験時の被測定デバイスの取り扱い回
数を減少でき、タクトタイムの低減、設備故障率の低減
が可能になるという効果がある。
ント基板と、このプリント基板との着脱が可能で、被測
定デバイスを装着するためのＩＣソケッ１−を備えたＩ
Ｃソケットモジュールとから構成したので、バーンイン
前後の電気的特性試験時の被測定デバイスの取り扱い回
数を減少でき、タクトタイムの低減、設備故障率の低減
が可能になるという効果がある。
第１図はこの発明のバーンイン基板の一実施例を示す断
面図、第２図はプリント基板上に印刷配線された回路の
一実施例を示す図、第３図（ａ）。 （ｂ）は従来のバーンイン基板の平面図および断面図、
第４図はプリン）・基板上に印刷配線された回路を示す
図である。 図において、１（よプリント基板、２はＩＣソヶッ１〜
．３ａは入力端子、３ｂは出力端子、４は被測定デバイ
ス、５はＩＣソケットモジュール、６はソケッ１〜であ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 ／、 第３図 第４図 手続補正書（自発ン 昭和 年 月 日 ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第５頁８行の「故障率の低減」を、「稼動率の向
上」と補正する。 以 上
面図、第２図はプリント基板上に印刷配線された回路の
一実施例を示す図、第３図（ａ）。 （ｂ）は従来のバーンイン基板の平面図および断面図、
第４図はプリン）・基板上に印刷配線された回路を示す
図である。 図において、１（よプリント基板、２はＩＣソヶッ１〜
．３ａは入力端子、３ｂは出力端子、４は被測定デバイ
ス、５はＩＣソケットモジュール、６はソケッ１〜であ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 ／、 第３図 第４図 手続補正書（自発ン 昭和 年 月 日 ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第５頁８行の「故障率の低減」を、「稼動率の向
上」と補正する。 以 上
Claims (1)
- 半導体集積回路のバーンイン装置に用いられるバーン
イン基板であって、プリント基板と、このプリント基板
との着脱が可能で、被測定デバイスを装着するためのＩ
Ｃソケットを備えたＩＣソケットモジュールとから構成
したことを特徴とするバーンイン基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174115A JPS6329273A (ja) | 1986-07-22 | 1986-07-22 | バ−ンイン基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174115A JPS6329273A (ja) | 1986-07-22 | 1986-07-22 | バ−ンイン基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329273A true JPS6329273A (ja) | 1988-02-06 |
Family
ID=15972900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174115A Pending JPS6329273A (ja) | 1986-07-22 | 1986-07-22 | バ−ンイン基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329273A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253663A (ja) * | 1988-04-01 | 1989-10-09 | Tokyo Electron Ltd | バーンイン方法及びバーンイン用ボード |
| US6021108A (en) * | 1995-02-06 | 2000-02-01 | Sony Corporation | Optical pickup device in recording and/reproducing apparatus |
-
1986
- 1986-07-22 JP JP61174115A patent/JPS6329273A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253663A (ja) * | 1988-04-01 | 1989-10-09 | Tokyo Electron Ltd | バーンイン方法及びバーンイン用ボード |
| US6021108A (en) * | 1995-02-06 | 2000-02-01 | Sony Corporation | Optical pickup device in recording and/reproducing apparatus |
| US6188661B1 (en) | 1995-02-06 | 2001-02-13 | Sony Corporation | Recording and reproducing apparatus having elevation mechanism |
| US6272092B1 (en) | 1995-02-06 | 2001-08-07 | Sony Corporatin | Recording and reproducing apparatus with lock and release mechanism |
| US6314076B1 (en) | 1995-02-06 | 2001-11-06 | Sony Corporation | Optical pickup device in recording and/reproducing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07123133B2 (ja) | フィルムキャリア構造 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| US6323666B1 (en) | Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler | |
| JPS61182237A (ja) | プロ−ブカ−ド | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPS6325573A (ja) | 集積回路のテストボ−ド | |
| JPH01277949A (ja) | メモリ試験方式 | |
| JPH03293572A (ja) | 基板部品検査回路 | |
| JPS63148580A (ja) | 入出力コネクタ分離型プリント基板 | |
| JPH0658987A (ja) | バーンイン基板 | |
| JPS5910757Y2 (ja) | 集積回路素子の端子取付装置 | |
| JPS5934172A (ja) | 半導体集積回路のバ−ンイン試験方法 | |
| JPH0933614A (ja) | 接続装置 | |
| JPS58111764A (ja) | プリント基板の試験方法 | |
| JPH04221884A (ja) | プリント基板 | |
| JPS6267477A (ja) | プリント板試験装置 | |
| JPS631250Y2 (ja) | ||
| JPH0530142Y2 (ja) | ||
| JPS6247091Y2 (ja) | ||
| JPH02190774A (ja) | 集積回路の試験装置 | |
| JPS59181651A (ja) | 集積回路装置 | |
| JPH05264653A (ja) | Ｓｏｊ型ｉｃソケット | |
| JPH04161868A (ja) | プリント基板試験装置 | |
| JPH01159982A (ja) | 集積回路ソケット | |
| JPH03257382A (ja) | 半導体装置の試験用治具 |