JPS6247091Y2

JPS6247091Y2 -

Info

Publication number: JPS6247091Y2
Application number: JP16194281U
Authority: JP
Priority date: 1981-10-30
Filing date: 1981-10-30
Publication date: 1987-12-24
Also published as: JPS5866372U

Description

【考案の詳細な説明】本考案はフラツト・ケーブルの各ラインにオー
プン故障、シヨート故障があるかどうかを検出す
るフラツト・ケーブルのライン・チエツカに関す
る。

電子機器間でデジタル・データを伝送すると
き、たとえばコンピユータと入出力装置との間で
データの伝送を行うときには、一般にフラツト・
ケーブルを用いる。そして、このフラツト・ケー
ブルは第１図に示すようにコネクタ・リボン１の
両端に（第１図では一端がわを省略した）ソケツ
ト・ハウジング２を固定して構成される。この場
合、ソケツト・ハウジング２内にはコネクタ・リ
ボン３のライン数だけ端子が設けられ、このハウ
ジング２を電子機器に取り付けることにより、各
端子ごとの電気的接続も行われるようになつてい
る。具体的には、第２図に示すように、ハウジン
グ２がベース２ａおよびカバー２ｂから構成され
る。ベース２ａには端子３が設けられている。こ
のベース２ａおよびカバー２ｂの間にコネクタ・
リボン１を配置し、こののち、所定の圧接治具に
より、ベース２ａ、カバー２ｂおよびコネクタ・
リボン１を一体に固定する。そして、この機械的
固定にともなつて、端子３とコネクタ・リボン１
の各ラインとの電気的接続が行われる。

ところで、上述の圧接作業では各ラインのオー
プン故障、各ライン間のシユート故障が発生しや
すい。実際には、第３図に示すように、固定ガイ
ド４でコネクタ・リボン１をあてがい、こののち
圧接作業を行うのであるが、固定ガイド４とコネ
クタ・リボン１とのクリアランス等のため配列の
不揃い角度αは最大で７゜になる。この場合に
は、図示のとおり、端子１，２〜１８，２０，２
３，２４，２６では隣りどうしのシヨート、端子
１９，２１，２３，２５ではオープンとなる。

もちろん、作業者がこの点に留意して正確な作
業を行えば問題は生じない。しかし、生産性を考
慮すると、このような不良なフラツト・ケーブル
の発生はやむをえないものとなる。そこで、この
ような不良なフラツト・ケーブルを予めチエツク
することが望まれる。

従来では、このようなチエツクを第４図に示す
ようにテスタ５等を用い、各ラインごとに行つて
いた。そのため、極めて作業性が悪かつた。

本考案はこのような事情を考慮してなされたも
のであり、簡易かつ確実にフラツト・ケーブルの
各ラインのチエツクを行えるようにすることを目
的としている。

以下、本考案フラツト・ケーブルのライン・チ
エツカの一実施例について第５図以降の図面を参
照しながら説明しよう。

第５図は本例ライン・チエツカの外観を示して
おり、この図において、基台１１に電源装置１２
およびプリント基板１３を取り付ける。このプリ
ント基板１３には第６図に示すように回路部１
４、ヘツダ１５，１６および発光ダイオード群７
を実装する。

本例では、回路部１４を第７図、第８図および
第９図にそれぞれ示す第１、第２および第３の回
路部エレメント１４ａ，１４ｂ，１４ｃから構成
する。

第１の回路部エレメント１４ａはヘツダ１５，
１６の端子１，４，７，１０，１３，１６，１
９，２２，２５に対応して９個設ける。すなわ
ち、第７図に示すように、抵抗器１８，１９で分
圧回路を構成し、その分圧点ａにたとえば1.4V
のテスト電位を発生させるようにする。そして、
このａ点および抵抗器１８の間にヘツダ１５，１
６の端子，を介挿するようにする。なお、ｉ
＝3n＋１（ｎ＝０，１，２，３，４，５，６，
７，８）である。そして、ａ点の電位をインバー
タ２０で検出し、ａ点の電位がほぼ1.4Vであれ
ばその出力が低レベルになるようにする。このイ
ンバータ２０の出力を後段のインバータ２１を介
して発光ダイオード１７ｉに供給する。この発光
ダイオード１７ｉは後述の発光ダイオード１７
ｊ，１７ｋとともに前述の発光ダイオード群１７
を構成する。なお、２２，２３は電源端子であ
る。

また、第２の回路部エレメント１４ｂはヘツダ
１５，１６の端子２，５，８，１１，１４，１
７，２０，２３，２６に対応して９個設ける。す
なわち、第８図に示すように電源端子２４を抵抗
器２５を介してインバータ２６の入力端に接続す
る。また、この入力端子をヘツダ，を介して
接地する。なお、ｊ＝3n＋２である。そして、
ｂ点に形成されるテスト電位をインバータ２６で
検出し、ｂ点の電位がほぼゼロであればインバー
タ２６の出力が高レベルになるようにする。そし
て、このインバータ２６の出力をバツフア２７を
介して発光ダイオード１７ｊに供給する。なお、
第８図において、２９，３０も電源端子である。

また、第３の回路部エレメント１４ｃはヘツダ
１５，１６の端子３，６，９，１２，１５，１
８，２１，２４に対応して８個設ける。すなわ
ち、第９図に示すように、抵抗器３１，３２で分
圧回路を構成し、その分圧点ｃにたとえば2.5V
のテスト電位を発生させるようにする。そして、
このｃ点および抵抗器３１の間にヘツダ１５，１
６の端子，を介挿するようにする。なお、ｋ
＝3nである。そして、ｃ点の電位をインバータ
３３で検出し、ｃ点の電位がほぼ2.5Vであれば
インバータ３３の出力が高レベルになるようにす
る。そして、このインバータ３３の出力を後段の
インバータ３４およびバツフア３５を介して発光
ダイオード１７ｋに供給する。なお、第９図にお
いて、３７，３８は電源端子である。

斯る構成において、コネクタ・リボン１の各ラ
インとソケツト・ハウジング２の各端子３とが正
しく接続されているときには、第７図において、
端子，間が導通されて、ａ点にほぼ1.4Vの
電位が発生し、この結果、インバータ２０が低レ
ベル、後段のインバータ２１が高レベルになる。
したがつて、発光ダイオード１７ｉが点灯する。
また、第８図および第９図においてもそれぞれ同
様に端子，、端子，が導通される。そし
て、この結果、発光ダイオード１７ｊ，１７ｋが
点灯する。このことは容易に理解しうる。

このようにして、フラツト・ケーブルが正常で
あれば発光ダイオード群１７がすべて点灯する。

他方、コネクタ・リボン１とソケツト・ハウジ
ング２の各端子３とが正しく接続されていないと
きには、発光ダイオード群１７の一部が点灯しな
い。ただし、本例では、第３図に示すように、不
揃い角度αが最大でも７゜程度であることから、
コネクタ・リボン１のラインのシヨート故障はた
かだか隣りどうしでしか起こらないものとし、隣
りどうしのシヨート故障のみ考慮する。また、各
ラインのオープン故障も考慮する。

まず各ラインのオープン故障を考える。第７図
に示す端子，間がオープンになつたときに
は、第１０図に示すように、インバータ２０の入
力が低レベル（0.3V）になり、この結果、その
出力が高レベルとなる。そうすると、第７図にお
いて、インバータ２１が低レベルとなつて発光ダ
イオード１７ｉに滅灯する。

また、第８図に示す端子，間がオープンに
なつたときには、第１１図に示すように、インバ
ータ２６の入力が高レベルになる。また、第９図
に示す端子，間がオープンになつたときに
は、第１２図に示すように、インバータ３３の入
力が低レベルになる。そして、これらの場合にも
それぞれ発光ダイオード１７ｊ，１７ｋが滅灯す
る。このことも容易に理解しうる。

つぎに隣接ライン間のシヨート故障を考える。
隣接ライン間のシヨート故障としては、第１の回
路部エレメント１４ａおよび第２の回路部エレメ
ント１４ｂにわたるもの、第２の回路部エレメン
ト１４ｂおよび第３の回路部エレメント１４ｃに
わたるもの、および第３の回路部エレメント１４
ｃおよび第１の回路部エレメント１４ａにわたる
ものの３つの態様がある。

まず、第１の回路部エレメント１４ａおよび第
２の回路部エレメント１４ｂにわたるシヨート故
障を考えると、第１３図に示すように、第１の回
路部エレメント１４ａのインバータ２０の入力が
1.4Vから0Vへと低レベルとなることがわかる。
このような低レベル下では、第１の回路部エレメ
ント１４ａの後段のインバータ２１の出力が低レ
ベルとなり、この結果、発光ダイオード１７ｉが
滅灯する。

また、第２の回路部エレメント１４ｂおよび第
３の回路部エレメント１４ｃにわたるシヨート故
障があると、第１４図に示すように、第３の回路
部エレメント１４ｃのインバータ３３の入力が
2.5Vから0Vへと低レベルとなる。そして、この
結果、後段のバツフア３５の出力が低レベルとな
つて、発光ダイオード１７ｋが滅灯する。

さらに、第３の回路部エレメント１４ｃおよび
第１の回路部エレメント１４ａにわたるシヨート
故障があると、第１５図に示すように、インバー
タ２０，３３の入力端はほぼ2.5Vと1.4Vとの中
間の電位となり、この結果第３の回路部エレメン
ト１４ｃのインバータ３３の入力は低レベルとな
る。このため、第３の回路部エレメント１４ｃに
おいて発光ダイオード１７ｋが滅灯する。

以上、述べたように、本考案フラツト・ケーブ
ル、ライン・チエツカによれば、ヘツダ１５，１
６の端子を含んでそれぞれ異なるテスト電位を形
成する回路部エレメント１７ｉ，１７ｊ，１７ｋ
を設け、かつ、この回路部エレメント１７ｉ，１
７ｊ，１７ｋのテスト電位が正常でないときに
は、それぞれのインバータ２０，２６，３３でこ
のことを検出して、発光滅灯表示している。した
がつて、ヘツダ１５，１６にフラツト・ケーブル
１のソケツトを取り付けるだけで、各ラインのシ
ヨート、オープン故障を検出することができる。

なお、上述例では、発光ダイオードを複数設
け、これによりたとえば故障ごとに滅灯表示を行
うようにしたが、ラインのシヨート、オープン故
障の検出出力のアンドをとつて、単一の発光素子
で表示を行うようにしてもよい。また、テスト電
位の種類としては、上述例では隣接ラインのシヨ
ート故障のみを検出するようにしていたため３種
類としたが、より広範囲のシート故障を検出しよ
うとする場合には、テスト電位の種類をその分増
加させればよい。

本考案は上述実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更が可能
である。

【図面の簡単な説明】

第１図はフラツト・ケーブルを示す斜視図、第
２図および第３図はフラツト・ケーブルの製造工
程を説明するための図、第４図はフラツト・ケー
ブルの従来のライン・チエツク例を示す図、第５
図は本考案フラツト・ケーブルのライン・チエツ
カの一実施例の外観を示す側面図、第６図は第５
図例のプリント基板１３の構成例を示す平面図、
第７図、第８図および第９図は第６図構成例の回
路部１４を構成する回路部エレメント１４ａ，１
４ｂ，１４ｃをそれぞれ示す回路図、第１０図〜
第１５図はともに第５図例の説明に供する回路図
である。１はフラツト・ケーブル、１５，１６はヘツ
ダ、１４ａ，１４ｂ，１４ｃは回路部エレメン
ト、１８，１９，２５，３１，３２はテスト電位
を形成するための抵抗器、２０，２６，３３はテ
スト電位を検出するインバータである。

Claims

【実用新案登録請求の範囲】

フラツト・ケーブルのライン数の端子を具備し
て上記フラツト・ケーブルのソケツトを機械的お
よび電気的に接続する接続部の対と、上記フラツ
ト・ケーブルのラインごとに設けられ、上記接続
部の対応する対の端子を含んでなり、上記対の端
子間を導通したときにそれぞれテスト電位を形成
するテスト電位形成回路と、該テスト電位ごとに
設けられてテスト電位を検出するテスト電位検出
回路とを有し、上記フラツト・ケーブルの隣接し
たラインどうしに対応した上記テスト電位形成回
路のテスト電位を異ならせたことを特徴とするフ
ラツト・ケーブルのライン・チエツカ。