JPH07123133B2 - フィルムキャリア構造 - Google Patents
フィルムキャリア構造Info
- Publication number
- JPH07123133B2 JPH07123133B2 JP2214149A JP21414990A JPH07123133B2 JP H07123133 B2 JPH07123133 B2 JP H07123133B2 JP 2214149 A JP2214149 A JP 2214149A JP 21414990 A JP21414990 A JP 21414990A JP H07123133 B2 JPH07123133 B2 JP H07123133B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- film carrier
- circuit device
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、フィルムキャリア方式の半導体集積回路装
置に係わるもので、特に半導体集積回路装置の電気的特
性試験工程において試験を容易化できるフィルムキャリ
ア構造に関する。
置に係わるもので、特に半導体集積回路装置の電気的特
性試験工程において試験を容易化できるフィルムキャリ
ア構造に関する。
（従来の技術） フィルムキャリア方式の半導体集積回路装置は、第４図
に示すようにフィルムキャリア上に実装されている。図
において、１はフィルムキャリア（TABテープ）、２は
このフィルムキャリア１のスプロケットホール、３は上
記フィルムキャリア１に実装された半導体集積回路装
置、４は電気的特性試験用端子群、５はインナーリード
である。
に示すようにフィルムキャリア上に実装されている。図
において、１はフィルムキャリア（TABテープ）、２は
このフィルムキャリア１のスプロケットホール、３は上
記フィルムキャリア１に実装された半導体集積回路装
置、４は電気的特性試験用端子群、５はインナーリード
である。
このようにフィルムキャリア１上に実装された半導体集
積回路装置３に対して、バーンイン（Burn−In）と呼ば
れる初期不良除去通電試験や機能確認試験（以下テスト
と略称する）等の電気的特性試験が行なわれる。
積回路装置３に対して、バーンイン（Burn−In）と呼ば
れる初期不良除去通電試験や機能確認試験（以下テスト
と略称する）等の電気的特性試験が行なわれる。
この種の半導体集積回路装置における電気的特性試験に
は、例えば下記（Ａ），（Ｂ）のような方法が用いられ
る。
は、例えば下記（Ａ），（Ｂ）のような方法が用いられ
る。
（Ａ）まず、フィルムキャリア１をバーンイン装置内に
設けられている円筒状固定部に巻き付け、各々の半導体
集積回路装置３の電気的特性試験用端子群４に、バーン
イン装置に接続された第５図に示すような探針（プロー
ブ）６を接触させて電源やクロック信号等の電気信号を
供給し、熱負荷を与えた状態で半導体集積回路装置３を
動作せしめることによりバーンインを行なう。この際、
バーンイン装置の円筒状固定部に巻き付けられるフィル
ムキャリア１の長さには限りがあるため、バーンイン装
置の規模に合わせて切断分割している。次に、上記バー
ンイン時に切断分割したフィルムキャリア１を繋ぎ合わ
せてフィルムキャリアールに巻き付け、各々の半導体集
積回路装置３に設けられた電気的特性試験用端子群４
に、ICテスターに接続されている第６図に示すようなプ
ローブカード７の探針８を接触させて電源や電気信号を
与え、半導体集積回路装置３の機能を個別に順次テスト
する。
設けられている円筒状固定部に巻き付け、各々の半導体
集積回路装置３の電気的特性試験用端子群４に、バーン
イン装置に接続された第５図に示すような探針（プロー
ブ）６を接触させて電源やクロック信号等の電気信号を
供給し、熱負荷を与えた状態で半導体集積回路装置３を
動作せしめることによりバーンインを行なう。この際、
バーンイン装置の円筒状固定部に巻き付けられるフィル
ムキャリア１の長さには限りがあるため、バーンイン装
置の規模に合わせて切断分割している。次に、上記バー
ンイン時に切断分割したフィルムキャリア１を繋ぎ合わ
せてフィルムキャリアールに巻き付け、各々の半導体集
積回路装置３に設けられた電気的特性試験用端子群４
に、ICテスターに接続されている第６図に示すようなプ
ローブカード７の探針８を接触させて電源や電気信号を
与え、半導体集積回路装置３の機能を個別に順次テスト
する。
（Ｂ）フィルムキャリア１を個々の半導体集積回路装置
３毎に切断分割し、この分割したフィルムキャリア型半
導体集積回路装置３をシステムキャリアに固定する。こ
の状態で、バーンイン ボードのソケットに挿入してバ
ーンイン装置に収納し、このバーンイン装置から上記バ
ーンイン ボードを介して電源やクロック信号等の電気
信号を供給し、熱負荷を与えた状態で半導体集積回路装
置３を動作させることによりバーンインを行なう。この
バーンイン方法は、フィルムキャリア１を用いた半導体
集積回路装置３の特徴である多端子化に対処するのに好
適なものである。その後、上記バーンイン ボードを介
して半導体集積回路装置３にテスト用の電気信号を与
え、機能をテストする。
３毎に切断分割し、この分割したフィルムキャリア型半
導体集積回路装置３をシステムキャリアに固定する。こ
の状態で、バーンイン ボードのソケットに挿入してバ
ーンイン装置に収納し、このバーンイン装置から上記バ
ーンイン ボードを介して電源やクロック信号等の電気
信号を供給し、熱負荷を与えた状態で半導体集積回路装
置３を動作させることによりバーンインを行なう。この
バーンイン方法は、フィルムキャリア１を用いた半導体
集積回路装置３の特徴である多端子化に対処するのに好
適なものである。その後、上記バーンイン ボードを介
して半導体集積回路装置３にテスト用の電気信号を与
え、機能をテストする。
しかしながら、上記（Ａ）のような試験方法では、複数
の半導体集積回路装置３に電気信号を供給することによ
るバーンイン装置の複雑化、バーンイン装置のフィルム
固定部が円筒状であることによるバーンイン装置の大型
化等の欠点がある。また、バーンイン終了後のテスト工
程で、切断したフィルムキャリア１を繋ぐ必要があり、
テストのための操作が煩雑になると共に効率も悪くな
る。しかも、電気的特性試験用端子群４とプローブカー
ド７の探針８の合わせずれが生ずると、テストが複数回
行なわれる場合があり、テスト工期の浪費につながる。
さらに、半導体集積回路装置３が個別にテストされるの
で効率も悪い欠点がある。
の半導体集積回路装置３に電気信号を供給することによ
るバーンイン装置の複雑化、バーンイン装置のフィルム
固定部が円筒状であることによるバーンイン装置の大型
化等の欠点がある。また、バーンイン終了後のテスト工
程で、切断したフィルムキャリア１を繋ぐ必要があり、
テストのための操作が煩雑になると共に効率も悪くな
る。しかも、電気的特性試験用端子群４とプローブカー
ド７の探針８の合わせずれが生ずると、テストが複数回
行なわれる場合があり、テスト工期の浪費につながる。
さらに、半導体集積回路装置３が個別にテストされるの
で効率も悪い欠点がある。
一方、（Ｂ）試験方法の場合には、長いフィルムキャリ
アに実装されている複数の半導体集積回路装置３を各々
別個に切断分割したり、バーンイン ボードのソケット
に個々の半導体集積回路装置３を挿入固定する必要があ
り、取扱いが煩雑となってバーンイン工期が増大する欠
点がある。また、システムキャリアも必要となる。この
ように、上記（Ｂ）の方法でバーンインを行なった半導
体集積回路装置３は、フィルムキャリア１に実装されて
いるにもかかわらず、各々個別に切断され個々にテスト
される。このため、フィルムキャリア型半導体集積回路
装置の有する自動化が容易であるという利点が全く生か
されない欠点がある。
アに実装されている複数の半導体集積回路装置３を各々
別個に切断分割したり、バーンイン ボードのソケット
に個々の半導体集積回路装置３を挿入固定する必要があ
り、取扱いが煩雑となってバーンイン工期が増大する欠
点がある。また、システムキャリアも必要となる。この
ように、上記（Ｂ）の方法でバーンインを行なった半導
体集積回路装置３は、フィルムキャリア１に実装されて
いるにもかかわらず、各々個別に切断され個々にテスト
される。このため、フィルムキャリア型半導体集積回路
装置の有する自動化が容易であるという利点が全く生か
されない欠点がある。
（発明が解決しようとする課題） 上述したように従来のフィルムキャリア構造では、電気
的特性試験時に個々の半導体集積回路装置を個別に動作
させるため、電気的特性試験の効率が悪く、工期も長く
なる欠点がある。
的特性試験時に個々の半導体集積回路装置を個別に動作
させるため、電気的特性試験の効率が悪く、工期も長く
なる欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、同時に複数の半導体集積回路
装置の電気的特性試験ができ、工期の削減、及び取扱い
の簡単化が図れ、電気的特性試験の効率を向上できるフ
ィルムキャリア構造を提供することである。
その目的とするところは、同時に複数の半導体集積回路
装置の電気的特性試験ができ、工期の削減、及び取扱い
の簡単化が図れ、電気的特性試験の効率を向上できるフ
ィルムキャリア構造を提供することである。
［発明の構成］ （課題を解決するための手段） すなわち、この発明のフィルムキャリア構造は、フィル
ムキャリアと、このフィルムキャリアに実装された第１
の半導体集積回路装置と、上記フィルムキャリアに設け
られ、上記半導体集積回路装置の電気的特性試験を行な
うための電気的特性試験用の第２の半導体集積回路装置
とを具備することを特徴とする。
ムキャリアと、このフィルムキャリアに実装された第１
の半導体集積回路装置と、上記フィルムキャリアに設け
られ、上記半導体集積回路装置の電気的特性試験を行な
うための電気的特性試験用の第２の半導体集積回路装置
とを具備することを特徴とする。
（作用） 半導体集積回路装置が実装されたフィルムキャリアに、
この半導体集積回路装置の電気的特性試験を行なうため
の電気的特性試験用の半導体集積回路装置を実装したの
で、複数の半導体集積回路装置の同時動作が可能とな
り、電気的特性試験の効率を向上して工期の短縮を図れ
るとともに、バーンイン装置やテスト装置を簡素化でき
る。
この半導体集積回路装置の電気的特性試験を行なうため
の電気的特性試験用の半導体集積回路装置を実装したの
で、複数の半導体集積回路装置の同時動作が可能とな
り、電気的特性試験の効率を向上して工期の短縮を図れ
るとともに、バーンイン装置やテスト装置を簡素化でき
る。
（実施例） 以下、この発明の一実施例について図面を参照して説明
する。
する。
第１図（ａ），（ｂ）はそれぞれこの発明に至る前段階
のフィルムキャリア構造について説明するためのもの
で、第１図（ａ）は半導体集積回路装置が実装されたフ
ィルムキャリアの概略図であり、第１図（ｂ）は電気的
特性試験用のフィルムキャリア（フィルム状プローブ）
の概略図である。
のフィルムキャリア構造について説明するためのもの
で、第１図（ａ）は半導体集積回路装置が実装されたフ
ィルムキャリアの概略図であり、第１図（ｂ）は電気的
特性試験用のフィルムキャリア（フィルム状プローブ）
の概略図である。
第１図（ａ）に示すフィルムキャリア11には、複数（ｎ
個）の半導体集積回路装置12−1,12−2,…,12−ｎが実
装されている。上記半導体集積回路装置12−1,12−2,
…,12−ｎの各々インナーリード13には、選択的に配線1
4−１〜14−６の一端が接続される。これらの配線14−
１〜14−６の他端には、金属や導電性ゴム等の導電性材
料からなる電気的特性試験用の電気接続部15−１〜15−
６が接続される。例えば上記電気接続部15−１は半導体
集積回路装置12−１の電源VDDパッドに、接続部15−２
は試験制御用の信号入力パッドに、接続部15−３はテス
ト信号入力パッドに、接続部15−４はテスト結果の信号
出力パッドに、接続部15−５はクロック信号入力パッド
に、及び接続部15−６は接地GNDパッドにそれぞれ配線1
4−１〜14−６及び各々のインナーリード13を介して接
続される。
個）の半導体集積回路装置12−1,12−2,…,12−ｎが実
装されている。上記半導体集積回路装置12−1,12−2,
…,12−ｎの各々インナーリード13には、選択的に配線1
4−１〜14−６の一端が接続される。これらの配線14−
１〜14−６の他端には、金属や導電性ゴム等の導電性材
料からなる電気的特性試験用の電気接続部15−１〜15−
６が接続される。例えば上記電気接続部15−１は半導体
集積回路装置12−１の電源VDDパッドに、接続部15−２
は試験制御用の信号入力パッドに、接続部15−３はテス
ト信号入力パッドに、接続部15−４はテスト結果の信号
出力パッドに、接続部15−５はクロック信号入力パッド
に、及び接続部15−６は接地GNDパッドにそれぞれ配線1
4−１〜14−６及び各々のインナーリード13を介して接
続される。
一方、第１図（ｂ）に示すフィルム状プローブの本体16
には、上記フィルムキャリア11の電気的特性試験用の電
気接続部15−１〜15−６に対応する位置に金属や導電性
ゴム等の導電性材料からなる第１の電気接続部17−１〜
17−６が設けられている。本体16の端部には、金属や導
電性ゴム等の導電性材料からなり、外部から電源及び電
気信号等を供給するための第２の電気接続部18−１〜18
−６が設けられ、上記第１の電気接続部17−１〜17−６
と上記第２の電気接続部18−１〜18−６との間が電気配
線部19−１〜19−６で接続されている。この電気配線部
19−１〜19−６と上記第１の電気接続部17−１〜17−６
との間にはそれぞれ、半導体集積回路装置12−1,12−2,
…,12−ｎのいずれかに不良が発生した場合に、他の装
置への影響をおさえ保護を行なうための電気部品として
抵抗20−１〜20−６が挿入されている。上記第２の電気
接続部18−１には電源VDDが印加され、接続部18−２に
は試験制御用の信号CSが入力され、接続部18−３にはテ
スト信号TSが入力され、接続部18−４から半導体集積回
路装置12−1,12−2,…,12−ｎの出力信号OSが出力さ
れ、接続部18−５にはクロック信号φが入力され、接続
部18−６には接地電位GNDが印加される。
には、上記フィルムキャリア11の電気的特性試験用の電
気接続部15−１〜15−６に対応する位置に金属や導電性
ゴム等の導電性材料からなる第１の電気接続部17−１〜
17−６が設けられている。本体16の端部には、金属や導
電性ゴム等の導電性材料からなり、外部から電源及び電
気信号等を供給するための第２の電気接続部18−１〜18
−６が設けられ、上記第１の電気接続部17−１〜17−６
と上記第２の電気接続部18−１〜18−６との間が電気配
線部19−１〜19−６で接続されている。この電気配線部
19−１〜19−６と上記第１の電気接続部17−１〜17−６
との間にはそれぞれ、半導体集積回路装置12−1,12−2,
…,12−ｎのいずれかに不良が発生した場合に、他の装
置への影響をおさえ保護を行なうための電気部品として
抵抗20−１〜20−６が挿入されている。上記第２の電気
接続部18−１には電源VDDが印加され、接続部18−２に
は試験制御用の信号CSが入力され、接続部18−３にはテ
スト信号TSが入力され、接続部18−４から半導体集積回
路装置12−1,12−2,…,12−ｎの出力信号OSが出力さ
れ、接続部18−５にはクロック信号φが入力され、接続
部18−６には接地電位GNDが印加される。
なお、上記フィルムキャリア11とフィルム状プローブの
本体16の対応する位置には、位置合わせ用のマークとし
て、切欠部21が設けられている。そして、上記フィルム
キャリア11とフィルム状プローブの本体16とを上記切欠
部21を合わせ基準として重ね合わせた状態でバーンイン
やテスト等の電気的特性試験を行なう。この際、フィル
ム状プローブ16側の第１の電気接続部17−１〜17−６は
それぞれ、半導体集積回路装置12−1,12−2,…,12−ｎ
が実装されているフィルムキャリア11側の電気接続部15
−１〜15−６と完全に独立した状態で１対１に電気的に
接続される。この電気的な接続にあたっては、電気接続
部17−１〜17−６及び15−１〜15−６間にそれぞれ導電
性ゴム等を介在させても良い。
本体16の対応する位置には、位置合わせ用のマークとし
て、切欠部21が設けられている。そして、上記フィルム
キャリア11とフィルム状プローブの本体16とを上記切欠
部21を合わせ基準として重ね合わせた状態でバーンイン
やテスト等の電気的特性試験を行なう。この際、フィル
ム状プローブ16側の第１の電気接続部17−１〜17−６は
それぞれ、半導体集積回路装置12−1,12−2,…,12−ｎ
が実装されているフィルムキャリア11側の電気接続部15
−１〜15−６と完全に独立した状態で１対１に電気的に
接続される。この電気的な接続にあたっては、電気接続
部17−１〜17−６及び15−１〜15−６間にそれぞれ導電
性ゴム等を介在させても良い。
上記のようにフィルムキャリア11とフィルム状プローブ
16を重ね合わせて第１の電気接続部17−１〜17−６と電
気接続部15−１〜15−６を電気的に接続することによ
り、第２の電気接続部18−１〜18−3,18−5,18−６から
供給される電源VDD,GND及び電気信号CS,TS,φはそれぞ
れ半導体集積回路装置12−1,12−2,…,12−ｎに供給さ
れ、これらの装置12−1,12−2,…,12−ｎの出力信号は
電気接続部17−４から出力信号OSとして出力される。
16を重ね合わせて第１の電気接続部17−１〜17−６と電
気接続部15−１〜15−６を電気的に接続することによ
り、第２の電気接続部18−１〜18−3,18−5,18−６から
供給される電源VDD,GND及び電気信号CS,TS,φはそれぞ
れ半導体集積回路装置12−1,12−2,…,12−ｎに供給さ
れ、これらの装置12−1,12−2,…,12−ｎの出力信号は
電気接続部17−４から出力信号OSとして出力される。
次に、電気的特性試験（特にテスト）について説明す
る。上記第２の電気接続部18−１〜18−６に例えばICテ
スターを接続して電源VDD,GND及び電気信号CS,TS,φを
与えて半導体集積回路装置12−1,12−2,…,12−ｎを動
作させてテストを行なう。まず、第２の電気接続部18−
1,18−６に電源VDD,GNDを印加した状態で、接続部18−
２に試験制御用の信号CSを供給することにより、各半導
体集積回路装置12−1,12−2,…,12−ｎにテスト開始の
起動を掛ける。この時、接続部18−３からテスト用の入
力信号TSを供給し、接続部18−５からクロック信号φを
供給する。これによって、各半導体集積回路装置12−1,
12−2,…,12−ｎには、第２の電気接続部18−１〜18−
3,18−5,18−６から電気配線部19−１〜19−3,19−5,19
−６、抵抗20−１〜20−3,20−5,20−６、第１の電気接
続部17−１〜17−3,17−5,17−６、フィルムキャリア11
の電気接続部15−１〜15−3,15−5,15−６、配線14−１
〜14−3,14−5,14−６、及びインナーリード13を介して
電源VDD,GND及びテスト用の電気信号CS,TS,φが与えら
れ、これらの装置12−1,12−2,…,12−ｎが動作する。
この動作の結果得られた半導体集積回路装置12−1,12−
2,…,12−ｎの出力信号OSは、インナーリード13、配線1
4−４、電気接続部15−４、フィルム状プローブ16の第
１の電気接続部17−４、抵抗20−４、電気配線部19−
４、及び第２の電気接続部18−４を介して外部へ出力さ
れる。この第２の電気接続部18−４から出力される信号
をICテスター等で判断することにより、半導体集積回路
装置12−1,12−2,…,12−ｎの良否を判定する。
る。上記第２の電気接続部18−１〜18−６に例えばICテ
スターを接続して電源VDD,GND及び電気信号CS,TS,φを
与えて半導体集積回路装置12−1,12−2,…,12−ｎを動
作させてテストを行なう。まず、第２の電気接続部18−
1,18−６に電源VDD,GNDを印加した状態で、接続部18−
２に試験制御用の信号CSを供給することにより、各半導
体集積回路装置12−1,12−2,…,12−ｎにテスト開始の
起動を掛ける。この時、接続部18−３からテスト用の入
力信号TSを供給し、接続部18−５からクロック信号φを
供給する。これによって、各半導体集積回路装置12−1,
12−2,…,12−ｎには、第２の電気接続部18−１〜18−
3,18−5,18−６から電気配線部19−１〜19−3,19−5,19
−６、抵抗20−１〜20−3,20−5,20−６、第１の電気接
続部17−１〜17−3,17−5,17−６、フィルムキャリア11
の電気接続部15−１〜15−3,15−5,15−６、配線14−１
〜14−3,14−5,14−６、及びインナーリード13を介して
電源VDD,GND及びテスト用の電気信号CS,TS,φが与えら
れ、これらの装置12−1,12−2,…,12−ｎが動作する。
この動作の結果得られた半導体集積回路装置12−1,12−
2,…,12−ｎの出力信号OSは、インナーリード13、配線1
4−４、電気接続部15−４、フィルム状プローブ16の第
１の電気接続部17−４、抵抗20−４、電気配線部19−
４、及び第２の電気接続部18−４を介して外部へ出力さ
れる。この第２の電気接続部18−４から出力される信号
をICテスター等で判断することにより、半導体集積回路
装置12−1,12−2,…,12−ｎの良否を判定する。
なお、上述したのはテスト方法についてであるが、バー
ンイン時にも同様にフィルムキャリア11とフィルム状プ
ローブ16を重ね合わせた状態でバーンイン装置内に収納
し、上記第２の電気接続部18−１〜18−3,18−5,18−６
を介して電源VDD,GND及び電気信号CS,TS,φを供給し
て、熱負荷を与えた状態で半導体集積回路装置12−1,12
−2,…,12−ｎを動作させれば良い。この際、第２の電
気接続部18−４から出力される信号OSは観測しなくても
よい。
ンイン時にも同様にフィルムキャリア11とフィルム状プ
ローブ16を重ね合わせた状態でバーンイン装置内に収納
し、上記第２の電気接続部18−１〜18−3,18−5,18−６
を介して電源VDD,GND及び電気信号CS,TS,φを供給し
て、熱負荷を与えた状態で半導体集積回路装置12−1,12
−2,…,12−ｎを動作させれば良い。この際、第２の電
気接続部18−４から出力される信号OSは観測しなくても
よい。
上記第１図（ａ）に示したようなフィルムキャリア構造
を採用し、且つ第１図（ｂ）に示すようなフィルム状プ
ローブを重ね合わせてバーンインやテストなどの電気的
特性試験を行なえば、下記（Ａ）〜（Ｆ）のような効果
が得られる。
を採用し、且つ第１図（ｂ）に示すようなフィルム状プ
ローブを重ね合わせてバーンインやテストなどの電気的
特性試験を行なえば、下記（Ａ）〜（Ｆ）のような効果
が得られる。
（Ａ）複数個の半導体集積回路装置12−1,12−2,…,12
−ｎを同時に動作させて電気的特性試験を行なうことが
できるので、試験工期及び試験工費が大幅に削減でき
る。
−ｎを同時に動作させて電気的特性試験を行なうことが
できるので、試験工期及び試験工費が大幅に削減でき
る。
（Ｂ）バーンイン工程において、各々の半導体集積回路
装置に対して電源や電気信号を与える必要がなく、１箇
所に集中して設けられた電気接続部18−１〜18−６に電
源及び電気信号を供給すれば、複数の半導体集積回路装
置12−1,12−2,…,12−ｎに供給できるので、バーンイ
ン装置の簡単化ができる。また、バーンイン装置に収納
する際、フィルム固定部が円筒状である必要はなく、種
々の形態で収納できるのでバーンイン装置の小型化も図
れる。
装置に対して電源や電気信号を与える必要がなく、１箇
所に集中して設けられた電気接続部18−１〜18−６に電
源及び電気信号を供給すれば、複数の半導体集積回路装
置12−1,12−2,…,12−ｎに供給できるので、バーンイ
ン装置の簡単化ができる。また、バーンイン装置に収納
する際、フィルム固定部が円筒状である必要はなく、種
々の形態で収納できるのでバーンイン装置の小型化も図
れる。
（Ｃ）バーンイン終了後のテスト工程で、切断したフィ
ルムキャリアを繋ぐ必要がなく、電気的特性試験用端子
群とプローブカードの探針の合わせずれが生ずる心配も
ない。システムキャリアへの取り付けが不要であり、バ
ーンイン ボードのソケットに個々の半導体集積回路装
置を挿入固定する必要もないので、取扱いが簡単で煩雑
な取扱いの管理も低減できる。この点からもテスト工期
の短縮が図れる。
ルムキャリアを繋ぐ必要がなく、電気的特性試験用端子
群とプローブカードの探針の合わせずれが生ずる心配も
ない。システムキャリアへの取り付けが不要であり、バ
ーンイン ボードのソケットに個々の半導体集積回路装
置を挿入固定する必要もないので、取扱いが簡単で煩雑
な取扱いの管理も低減できる。この点からもテスト工期
の短縮が図れる。
（Ｄ）フィルム状プローブは、電気部品が少ないので信
頼性が高く何度も使用できる。しかも、半導体集積回路
装置12−1,12−2,…,12−ｎが実装されたフィルムキャ
リア11側の電気接続部15−１〜15−６を形成する位置と
フィルム状プローブ16側の第1,第２の電気接続部17−１
〜17−6,18−１〜18−６を形成する位置を標準化すれ
ば、各種のフィルムキャリアに実装された各種の半導体
集積回路装置のテスト及びバーンインを共通の装置で実
現できるとともに、共通のフィルム状プローブを使用す
ることができる。
頼性が高く何度も使用できる。しかも、半導体集積回路
装置12−1,12−2,…,12−ｎが実装されたフィルムキャ
リア11側の電気接続部15−１〜15−６を形成する位置と
フィルム状プローブ16側の第1,第２の電気接続部17−１
〜17−6,18−１〜18−６を形成する位置を標準化すれ
ば、各種のフィルムキャリアに実装された各種の半導体
集積回路装置のテスト及びバーンインを共通の装置で実
現できるとともに、共通のフィルム状プローブを使用す
ることができる。
（Ｅ）フィルムキャリア11に実装された半導体集積回路
装置12−1,12−2,…12−ｎをある個数単位でテストでき
るようにしておけば、フィルムキャリア11を所定の長さ
で管理すれば良く、取扱いも簡単化できる。
装置12−1,12−2,…12−ｎをある個数単位でテストでき
るようにしておけば、フィルムキャリア11を所定の長さ
で管理すれば良く、取扱いも簡単化できる。
（Ｆ）システムキャリアを使用しなくて済むので、シス
テムキャリアの費用が削減できる。
テムキャリアの費用が削減できる。
なお、上述した説明ではフィルムキャリアに重ね合わせ
るフィルム状プローブが１枚の場合を例に取って説明し
たが、電気配線部や電気接続部を複数枚のフィルム状プ
ローブに分けて形成し、複数枚のフィルム状プローブと
フィルムキャリアとを重ね合わせて用いるようにしても
良い。このような構成は、半導体集積回路装置に対して
複雑なテストを行なうために、電気配線部や電気接続部
の数が増加した場合に特に有効である。また、上述した
説明ではテストされている半導体集積回路装置に不良が
発生した時に、他の半導体集積回路装置への影響をおさ
え保護するために抵抗20−１〜20−６を設けたが、この
抵抗20−１〜20−６がなくても実質的には同じ効果が得
られる。
るフィルム状プローブが１枚の場合を例に取って説明し
たが、電気配線部や電気接続部を複数枚のフィルム状プ
ローブに分けて形成し、複数枚のフィルム状プローブと
フィルムキャリアとを重ね合わせて用いるようにしても
良い。このような構成は、半導体集積回路装置に対して
複雑なテストを行なうために、電気配線部や電気接続部
の数が増加した場合に特に有効である。また、上述した
説明ではテストされている半導体集積回路装置に不良が
発生した時に、他の半導体集積回路装置への影響をおさ
え保護するために抵抗20−１〜20−６を設けたが、この
抵抗20−１〜20−６がなくても実質的には同じ効果が得
られる。
第２図（ａ），（ｂ）はそれぞれ、この発明に至る前段
階の他の構成例を示すもので、上記第１図（ｂ）に示し
たフィルム状プローブ16に、電気的特性試験用の半導体
集積回路装置22を搭載したものである。第２図（ｂ）に
おいて、上記第１図（ｂ）と同一構成部分には同じ符号
を付してその詳細な説明は省略する。すなわち、フィル
ム状プローブの本体16には、電気的特性試験用の半導体
集積回路装置22が搭載され、この装置22の電源パッドに
は抵抗23−１を介して第２の電気接続部18−１が、試験
制御用の信号入力パッドには抵抗23−２を介して接続部
18−２が、テスト結果の信号出力パッドには配線19−4a
を介して接続部18−４が、クロック信号の入力パッドに
は抵抗23−５を介して接続部18−５が、接地パッドには
抵抗23−６を介して接続部18−６がそれぞれ接続され
る。上記半導体集積回路装置22のテスト信号出力パッド
にはそれぞれ、配線24−１〜24−n,25−１〜25−ｎの一
端が接続され、これらの配線24−１〜24−n,25−１〜25
−ｎの他端には、各半導体集積回路装置12−1,12−2,
…,12−ｎに対応する第１の電気接続部17−3,17−４が
それぞれ接続される。配線24−１〜24−n,25−１〜25−
ｎは、各々の半導体集積回路装置12−1,12−2,…,12−
ｎに対して並列的に接続されており、スキャン試験等を
可能にしている。
階の他の構成例を示すもので、上記第１図（ｂ）に示し
たフィルム状プローブ16に、電気的特性試験用の半導体
集積回路装置22を搭載したものである。第２図（ｂ）に
おいて、上記第１図（ｂ）と同一構成部分には同じ符号
を付してその詳細な説明は省略する。すなわち、フィル
ム状プローブの本体16には、電気的特性試験用の半導体
集積回路装置22が搭載され、この装置22の電源パッドに
は抵抗23−１を介して第２の電気接続部18−１が、試験
制御用の信号入力パッドには抵抗23−２を介して接続部
18−２が、テスト結果の信号出力パッドには配線19−4a
を介して接続部18−４が、クロック信号の入力パッドに
は抵抗23−５を介して接続部18−５が、接地パッドには
抵抗23−６を介して接続部18−６がそれぞれ接続され
る。上記半導体集積回路装置22のテスト信号出力パッド
にはそれぞれ、配線24−１〜24−n,25−１〜25−ｎの一
端が接続され、これらの配線24−１〜24−n,25−１〜25
−ｎの他端には、各半導体集積回路装置12−1,12−2,
…,12−ｎに対応する第１の電気接続部17−3,17−４が
それぞれ接続される。配線24−１〜24−n,25−１〜25−
ｎは、各々の半導体集積回路装置12−1,12−2,…,12−
ｎに対して並列的に接続されており、スキャン試験等を
可能にしている。
そして、上記フィルム状プローブ16が第２図（ａ）に示
すフィルムキャリア11に重ね合わされてテストされる。
各半導体集積回路装置12−1,12−2,…,12−ｎにはそれ
ぞれ、外部から電源VDD,GND及び電気信号CS,φが供給さ
れるとともに、上記半導体集積回路装置22からテスト信
号が供給される。テスト動作によって得られた各半導体
集積回路装置12−1,12−2,…,12−ｎの出力信号は、半
導体集積回路装置22に取り込まれる。その後、半導体集
積回路装置22に蓄えられた試験結果は、電気接続部18−
４から外部に出力され、半導体集積回路装置12−1,12−
2,…,12−ｎのテストが終了する。
すフィルムキャリア11に重ね合わされてテストされる。
各半導体集積回路装置12−1,12−2,…,12−ｎにはそれ
ぞれ、外部から電源VDD,GND及び電気信号CS,φが供給さ
れるとともに、上記半導体集積回路装置22からテスト信
号が供給される。テスト動作によって得られた各半導体
集積回路装置12−1,12−2,…,12−ｎの出力信号は、半
導体集積回路装置22に取り込まれる。その後、半導体集
積回路装置22に蓄えられた試験結果は、電気接続部18−
４から外部に出力され、半導体集積回路装置12−1,12−
2,…,12−ｎのテストが終了する。
第２図（ｂ）における配線19−4bは、図示しない電気的
特性試験用の他の半導体集積回路装置への信号線であ
り、例えばフィルム状プローブ16に複数の電気的特性試
験用の半導体集積回路装置が搭載されている際に、これ
らの半導体集積回路装置間を接続するためのものであ
る。すなわち、一定の個数の半導体集積回路装置12に対
して１個の電気的特性試験用の半導体集積回路装置22を
設けて１つのブロックとし、このブロックが複数個設け
られているような構成の場合に、上記配線19−4bを介し
てこれらの電気的特性試験用の半導体集積回路装置を直
列に接続し、テスト結果を外部に出力するために用い
る。
特性試験用の他の半導体集積回路装置への信号線であ
り、例えばフィルム状プローブ16に複数の電気的特性試
験用の半導体集積回路装置が搭載されている際に、これ
らの半導体集積回路装置間を接続するためのものであ
る。すなわち、一定の個数の半導体集積回路装置12に対
して１個の電気的特性試験用の半導体集積回路装置22を
設けて１つのブロックとし、このブロックが複数個設け
られているような構成の場合に、上記配線19−4bを介し
てこれらの電気的特性試験用の半導体集積回路装置を直
列に接続し、テスト結果を外部に出力するために用い
る。
一方、バーンインの場合には、上記テストの場合と同様
にし、半導体集積回路装置22の管理下で、熱負荷を与え
た状態で半導体集積回路装置12−1,12−2,…,12−ｎを
動作させ、出力信号は無視すれば良い。
にし、半導体集積回路装置22の管理下で、熱負荷を与え
た状態で半導体集積回路装置12−1,12−2,…,12−ｎを
動作させ、出力信号は無視すれば良い。
このような構成によれば、テスト信号をフィルム状プロ
ーブ16に搭載された半導体集積回路装置22から各半導体
集積回路装置12−1,12−2,…,12−ｎに供給して管理で
きるので、ICテスター等のテスト装置から供給する電気
信号は最小限で良く、上述した構成例よりもテスト装置
の大幅な簡単化ができる。勿論、上記（Ａ）〜（Ｆ）の
効果が損なわれることはない。
ーブ16に搭載された半導体集積回路装置22から各半導体
集積回路装置12−1,12−2,…,12−ｎに供給して管理で
きるので、ICテスター等のテスト装置から供給する電気
信号は最小限で良く、上述した構成例よりもテスト装置
の大幅な簡単化ができる。勿論、上記（Ａ）〜（Ｆ）の
効果が損なわれることはない。
なお、上記構成例では各半導体集積回路装置12−1,12−
2,…,12−ｎに電気的特性試験用の半導体集積回路装置
から全てのテスト信号を供給する場合を例に取って説明
したが、電気的特性試験用の半導体集積回路装置22から
は一部のテスト信号を供給し、外部からもテスト信号を
供給するようにしても良い。また、フィルム状プローブ
が１枚の場合を例に取って説明したが、上記第１図
（ａ），（ｂ）の場合と同様に、フィルム状プローブに
形成されている電気配線部及び電気接続部を複数枚のフ
ィルム状プローブに分割して設け、これら複数枚のフィ
ルム状プローブとフィルムキャリアとを重ね合わせて用
いても良い。
2,…,12−ｎに電気的特性試験用の半導体集積回路装置
から全てのテスト信号を供給する場合を例に取って説明
したが、電気的特性試験用の半導体集積回路装置22から
は一部のテスト信号を供給し、外部からもテスト信号を
供給するようにしても良い。また、フィルム状プローブ
が１枚の場合を例に取って説明したが、上記第１図
（ａ），（ｂ）の場合と同様に、フィルム状プローブに
形成されている電気配線部及び電気接続部を複数枚のフ
ィルム状プローブに分割して設け、これら複数枚のフィ
ルム状プローブとフィルムキャリアとを重ね合わせて用
いても良い。
第３図は、この発明の実施例を示すもので、上記第２図
（ａ）における電気的特性試験用の半導体集積回路装置
22をフィルムキャリア11上に実装したものである。換言
すれば、上記第２図（ｂ）に示したフィルム状プローブ
16の構成を上記第１図（ａ）あるいは第２図（ａ）に示
したフィルムキャリア11の構造内に取り込んだものであ
る。第３図において、上記第２図（ａ），（ｂ）に対応
する部分には同じ符号を付してその詳細な説明は省略す
る。
（ａ）における電気的特性試験用の半導体集積回路装置
22をフィルムキャリア11上に実装したものである。換言
すれば、上記第２図（ｂ）に示したフィルム状プローブ
16の構成を上記第１図（ａ）あるいは第２図（ａ）に示
したフィルムキャリア11の構造内に取り込んだものであ
る。第３図において、上記第２図（ａ），（ｂ）に対応
する部分には同じ符号を付してその詳細な説明は省略す
る。
上記フィルムキャリア構造のテストに際しては、上述し
た名実施例のようにフィルムキャリアとフィルム状プロ
ーブを重ね合わせるのではなく、フィルムキャリア11に
設けられた電気接続部18−1,18−2,18−４〜18−６に直
接的に電源VDD,GND及び電気信号CS,φを供給する。すな
わち、フィルムキャリア11に搭載された電気的特性試験
用の半導体集積回路装置22には、例えばICテスター等の
テスト装置から、電気接続部18−1,18−2,18−4,18−5,
18−６、電気配線部19−1,19−2,19−4,19−5,19−６、
及び抵抗23−1,23−2,23−5,23−６をそれぞれ介して電
源VDD,GND、試験開始等の試験制御用の信号CS及びクロ
ック信号φが供給される。各半導体集積回路装置１−１
〜12−ｎにはそれぞれ、電気接続部18−1,18−5,18−
６、電気配線部19−1,19−5,19−６、及び抵抗26−１〜
26−３を介して電源VDD,GND及びクロック信号φが供給
される。また、上記半導体集積回路装置22から信号線24
−１〜24−n,25−１〜25−ｎを介してそれぞれ対応する
半導体集積回路装置12−１〜12−ｎにテスト信号が供給
されるとともに、電気配線27を介して試験制御用の信号
が供給される。上記抵抗26−１〜26−３は、半導体集積
回路装置12−１〜12−ｎのいずれかに不良が発生した場
合に、他の装置への影響を軽減して保護を行なうための
ものである。各半導体集積回路装置12−１〜12−ｎの出
力信号は、半導体集積回路装置22に取り込まれる。この
半導体集積回路装置22の出力信号OSは、電気配線19−3a
及び電気接続部18−４を介して外部に出力される。
た名実施例のようにフィルムキャリアとフィルム状プロ
ーブを重ね合わせるのではなく、フィルムキャリア11に
設けられた電気接続部18−1,18−2,18−４〜18−６に直
接的に電源VDD,GND及び電気信号CS,φを供給する。すな
わち、フィルムキャリア11に搭載された電気的特性試験
用の半導体集積回路装置22には、例えばICテスター等の
テスト装置から、電気接続部18−1,18−2,18−4,18−5,
18−６、電気配線部19−1,19−2,19−4,19−5,19−６、
及び抵抗23−1,23−2,23−5,23−６をそれぞれ介して電
源VDD,GND、試験開始等の試験制御用の信号CS及びクロ
ック信号φが供給される。各半導体集積回路装置１−１
〜12−ｎにはそれぞれ、電気接続部18−1,18−5,18−
６、電気配線部19−1,19−5,19−６、及び抵抗26−１〜
26−３を介して電源VDD,GND及びクロック信号φが供給
される。また、上記半導体集積回路装置22から信号線24
−１〜24−n,25−１〜25−ｎを介してそれぞれ対応する
半導体集積回路装置12−１〜12−ｎにテスト信号が供給
されるとともに、電気配線27を介して試験制御用の信号
が供給される。上記抵抗26−１〜26−３は、半導体集積
回路装置12−１〜12−ｎのいずれかに不良が発生した場
合に、他の装置への影響を軽減して保護を行なうための
ものである。各半導体集積回路装置12−１〜12−ｎの出
力信号は、半導体集積回路装置22に取り込まれる。この
半導体集積回路装置22の出力信号OSは、電気配線19−3a
及び電気接続部18−４を介して外部に出力される。
第３図において、電気配線19−4bは、図示しない電気的
特性試験用の他の半導体集積回路装置への信号線であ
り、フィルムキャリア11に複数の電気的特性試験用の半
導体集積回路装置が搭載されている際に、これらの半導
体集積回路装置間を接続するためのものである。一定の
個数の半導体集積回路装置12に対して１個の電気的特性
試験用の半導体集積回路装置22を設けて１つのブロック
とし、このブロックが複数個設けられているような構成
の場合に、上記配線19−4bを介してこれらの電気的特性
試験用の半導体集積回路装置を直列に接続し、テスト結
果を外部に出力するために用いる。また、フィルムキャ
リア11の四隅に設けられている切欠部28は、１つのブロ
ックの切れ目を表しており、連続した長いフィルムキャ
リアの電気接続部18に対応して形成されており、この部
分で切り離すことにより電気接続部18が容易にフィルム
キャリア11の端部に位置するようにできる。
特性試験用の他の半導体集積回路装置への信号線であ
り、フィルムキャリア11に複数の電気的特性試験用の半
導体集積回路装置が搭載されている際に、これらの半導
体集積回路装置間を接続するためのものである。一定の
個数の半導体集積回路装置12に対して１個の電気的特性
試験用の半導体集積回路装置22を設けて１つのブロック
とし、このブロックが複数個設けられているような構成
の場合に、上記配線19−4bを介してこれらの電気的特性
試験用の半導体集積回路装置を直列に接続し、テスト結
果を外部に出力するために用いる。また、フィルムキャ
リア11の四隅に設けられている切欠部28は、１つのブロ
ックの切れ目を表しており、連続した長いフィルムキャ
リアの電気接続部18に対応して形成されており、この部
分で切り離すことにより電気接続部18が容易にフィルム
キャリア11の端部に位置するようにできる。
このような構成によれば、各半導体集積回路装置12−１
〜12−ｎにフィルムキャリア11に搭載された半導体集積
回路装置22からテスト信号を供給できるので、ICテスタ
ー等のテスト装置から供給する信号は最小限で良く、テ
スト装置の大幅な簡単化が図れる。
〜12−ｎにフィルムキャリア11に搭載された半導体集積
回路装置22からテスト信号を供給できるので、ICテスタ
ー等のテスト装置から供給する信号は最小限で良く、テ
スト装置の大幅な簡単化が図れる。
バーンインの場合には、上記テストの場合と同様にし、
熱負荷を与えた状態で半導体集積回路装置22の管理下で
半導体集積回路装置12−１〜12−ｎを動作させ、出力信
号は無視すれば良い。
熱負荷を与えた状態で半導体集積回路装置22の管理下で
半導体集積回路装置12−１〜12−ｎを動作させ、出力信
号は無視すれば良い。
なお、上記第３図に示した実施例では、半導体集積回路
装置12−１〜12−ｎをパッケージに封止する際、これら
の装置12−１〜12−ｎのみがフィルムキャリア11から切
り取られて用いられ、電気的特性試験用の半導体集積回
路装置22は破棄される。しかしながら、上記フィルムキ
ャリア構造を採用することにより、テスト装置及びバー
ンイン装置を簡単化できるので、半導体集積回路装置22
として低コストのものを用いれば充分に採算が取れる。
装置12−１〜12−ｎをパッケージに封止する際、これら
の装置12−１〜12−ｎのみがフィルムキャリア11から切
り取られて用いられ、電気的特性試験用の半導体集積回
路装置22は破棄される。しかしながら、上記フィルムキ
ャリア構造を採用することにより、テスト装置及びバー
ンイン装置を簡単化できるので、半導体集積回路装置22
として低コストのものを用いれば充分に採算が取れる。
［発明の効果］ 以上説明したようにこの発明によれば、同時に複数の半
導体集積回路装置の電気的特性試験ができ、工期の削
減、及び取扱いの簡単化が図れ、電気的特性試験の効率
を向上できるフィルムキャリア構造が得られる。
導体集積回路装置の電気的特性試験ができ、工期の削
減、及び取扱いの簡単化が図れ、電気的特性試験の効率
を向上できるフィルムキャリア構造が得られる。
第１図はこの発明に至る前段階のフィルムキャリア構造
について説明するための図、第２図はこの発明に至る前
段階の他のフィルムキャリア構造について説明するため
の図、第３図はこの発明の実施例に係わるフィルムキャ
リア構造について説明するための図、第４図は従来のフ
ィルムキャリア構造について説明するためのもので、フ
ィルムキャリア上に半導体集積回路装置が実装された状
態を示す図、第５図は上記第４図に示したフィルムキャ
リア構造における半導体集積回路装置に対する初期不良
除去通電試験について説明するための図、第６図は上記
第４図に示したフィルムキャリア構造における半導体集
積回路装置に対する機能確認試験について説明するため
の図である。 11……フィルムキャリア、12−1,12−2,…,12−ｎ……
半導体集積回路装置、15−１〜15−６……電気接続部、
14−１〜14−６……電気配線部、16……フィルム状プロ
ーブ、17−１〜17−６……第１の電気接続部、18−１〜
18−６……第２の電気接続部、19−１〜19−６……電気
配線部、22……電気的特性試験用の半導体集積回路装
置、23−１〜23−６……電気部品、21,28……切欠部
（マーク）。
について説明するための図、第２図はこの発明に至る前
段階の他のフィルムキャリア構造について説明するため
の図、第３図はこの発明の実施例に係わるフィルムキャ
リア構造について説明するための図、第４図は従来のフ
ィルムキャリア構造について説明するためのもので、フ
ィルムキャリア上に半導体集積回路装置が実装された状
態を示す図、第５図は上記第４図に示したフィルムキャ
リア構造における半導体集積回路装置に対する初期不良
除去通電試験について説明するための図、第６図は上記
第４図に示したフィルムキャリア構造における半導体集
積回路装置に対する機能確認試験について説明するため
の図である。 11……フィルムキャリア、12−1,12−2,…,12−ｎ……
半導体集積回路装置、15−１〜15−６……電気接続部、
14−１〜14−６……電気配線部、16……フィルム状プロ
ーブ、17−１〜17−６……第１の電気接続部、18−１〜
18−６……第２の電気接続部、19−１〜19−６……電気
配線部、22……電気的特性試験用の半導体集積回路装
置、23−１〜23−６……電気部品、21,28……切欠部
（マーク）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川崎 壮一 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 渡辺 恒一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 大平 浩之 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (56)参考文献 特開 平２−45949（ＪＰ，Ａ) 特開 昭54−57968（ＪＰ，Ａ) 特開 昭55−99734（ＪＰ，Ａ)
Claims (10)
- 【請求項１】フィルムキャリアと、 このフィルムキャリアに実装された第１の半導体集積回
路装置と、 上記フィルムキャリアに設けられ、上記半導体集積回路
装置の電気的特性試験を行なうための電気的特性試験用
の第２の半導体集積回路装置 とを具備することを特徴とするフィルムキャリア構造。 - 【請求項２】前記第１の半導体集積回路装置の電気的特
性試験に必要な信号の一部ないし全部を、前記第２の半
導体集積回路装置から供給し、この電気的特性試験の結
果は、前記第２の半導体集積回路装置が処理することを
特徴とする請求項１記載のフィルムキャリア構造。 - 【請求項３】前記第２の半導体集積回路装置は、同時に
複数の前記第１の半導体集積回路装置を管理し、複数の
電気的特性試験を行なうことを特徴とする請求項１また
は２記載のフィルムキャリア構造。 - 【請求項４】前記フィルムキャリア上に、前記第１の半
導体集積回路装置と前記第２の半導体集積回路装置とを
電気的に接続するための電気配線部を設けたことを特徴
とする請求項１記載のフィルムキャリア構造。 - 【請求項５】前記フィルムキャリア上に、前記電気配線
部に接続され、電気信号を外部から供給あるいは外部に
導出して観測するための電気接続部を設けたことを特徴
とする請求項４記載のフィルムキャリア構造。 - 【請求項６】前記電気接続部に外部から電気信号を供給
し、且つ前記電気接続部から出力される電気信号を観測
することで前記第１の半導体集積回路装置の電気的特性
試験を行なうことを特徴とする請求項５記載のフィルム
キャリア構造。 - 【請求項７】前記電気接続部と前記電気配線部との間
に、前記第1,第２の半導体集積回路装置の保護用の電気
部品を設けたことを特徴とする請求項５記載のフィルム
キャリア構造。 - 【請求項８】前記電気部品は、前記電気接続部と前記第
1,第２の半導体集積回路装置の間の前記電気配線部に接
続される抵抗であることを特徴とする請求項７記載のフ
ィルムキャリア構造。 - 【請求項９】前記フィルムキャリアの前記電気接続部に
対応する位置に、前記フィルムキャリアを分割管理する
位置を指示するためのマークを設けたことを特徴とする
請求項５記載のフィルムキャリア構造。 - 【請求項１０】前記マークは、前記フィルムキャリアに
形成された切欠部であることを特徴とする請求項９記載
のフィルムキャリア構造。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214149A JPH07123133B2 (ja) | 1990-08-13 | 1990-08-13 | フィルムキャリア構造 |
| US07/742,426 US5237268A (en) | 1990-08-13 | 1991-08-07 | Film carrier structure capable of simplifying test |
| US08/100,252 US5396185A (en) | 1990-08-13 | 1993-08-02 | System and carrier for testing semiconductor integrated circuit devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214149A JPH07123133B2 (ja) | 1990-08-13 | 1990-08-13 | フィルムキャリア構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496344A JPH0496344A (ja) | 1992-03-27 |
| JPH07123133B2 true JPH07123133B2 (ja) | 1995-12-25 |
Family
ID=16651037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2214149A Expired - Fee Related JPH07123133B2 (ja) | 1990-08-13 | 1990-08-13 | フィルムキャリア構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5237268A (ja) |
| JP (1) | JPH07123133B2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2665424B2 (ja) * | 1992-02-07 | 1997-10-22 | タバイエスペック株式会社 | パッケージ搬送装置及びパッケージテスト装置 |
| JPH0669306A (ja) * | 1992-08-18 | 1994-03-11 | Sumitomo Kinzoku Ceramics:Kk | シート状セラミックパッケージ |
| JP2812627B2 (ja) * | 1992-10-30 | 1998-10-22 | 三菱電機株式会社 | テープキャリア、半導体装置試験方法及び装置 |
| US5481202A (en) * | 1993-06-17 | 1996-01-02 | Vlsi Technology, Inc. | Optical scan and alignment of devices under test |
| US5467020A (en) * | 1994-03-29 | 1995-11-14 | International Business Machines Corporation | Testing fixture and method for circuit traces on a flexible substrate |
| JP3186925B2 (ja) * | 1994-08-04 | 2001-07-11 | シャープ株式会社 | パネルの実装構造並びに集積回路搭載テープおよびその製造方法 |
| US5623202A (en) * | 1994-09-26 | 1997-04-22 | United Microelectronics Corporation | Testing multiple IC in parallel by a single IC tester |
| KR100192575B1 (ko) * | 1995-11-09 | 1999-06-15 | 윤종용 | 유니버셜 번-인 보오드 |
| JPH1197494A (ja) * | 1997-09-18 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
| JP2003068806A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR100518546B1 (ko) * | 2002-12-13 | 2005-10-04 | 삼성전자주식회사 | 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 |
| TWI228597B (en) * | 2004-02-25 | 2005-03-01 | Nat Applied Res Laboratories | Device monitor for RF and DC measurements |
| US7371459B2 (en) | 2004-09-03 | 2008-05-13 | Tyco Electronics Corporation | Electrical devices having an oxygen barrier coating |
| US7733106B2 (en) * | 2005-09-19 | 2010-06-08 | Formfactor, Inc. | Apparatus and method of testing singulated dies |
| US7572168B1 (en) | 2006-04-13 | 2009-08-11 | Utac Thai Limited | Method and apparatus for high speed singulation |
| US7656173B1 (en) * | 2006-04-27 | 2010-02-02 | Utac Thai Limited | Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in |
| US8461694B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8487451B2 (en) * | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
| US8492906B2 (en) * | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
| US8460970B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8310060B1 (en) * | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
| US8125077B2 (en) * | 2006-09-26 | 2012-02-28 | Utac Thai Limited | Package with heat transfer |
| US8013437B1 (en) | 2006-09-26 | 2011-09-06 | Utac Thai Limited | Package with heat transfer |
| US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
| US9711343B1 (en) | 2006-12-14 | 2017-07-18 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US8063470B1 (en) | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
| US20100067203A1 (en) * | 2008-07-08 | 2010-03-18 | T-Ray Science Inc. | Apparatus for carrying photoconductive integrated circuits |
| US9947605B2 (en) * | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
| US8334764B1 (en) | 2008-12-17 | 2012-12-18 | Utac Thai Limited | Method and apparatus to prevent double semiconductor units in test socket |
| US8367476B2 (en) * | 2009-03-12 | 2013-02-05 | Utac Thai Limited | Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide |
| US9449900B2 (en) * | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
| US8368189B2 (en) * | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US8575732B2 (en) * | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
| US8871571B2 (en) | 2010-04-02 | 2014-10-28 | Utac Thai Limited | Apparatus for and methods of attaching heat slugs to package tops |
| US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
| US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
| US9397031B2 (en) | 2012-06-11 | 2016-07-19 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
| US10101361B2 (en) * | 2013-11-13 | 2018-10-16 | Texas Instruments Incorporated | Method for testing semiconductor devices |
| US10242934B1 (en) | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
| US10269686B1 (en) | 2015-05-27 | 2019-04-23 | UTAC Headquarters PTE, LTD. | Method of improving adhesion between molding compounds and an apparatus thereof |
| US9922843B1 (en) | 2015-11-10 | 2018-03-20 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
| US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493858A (en) * | 1966-01-14 | 1970-02-03 | Ibm | Inflatable probe apparatus for uniformly contacting and testing microcircuits |
| US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
| JPS5457968A (en) * | 1977-10-18 | 1979-05-10 | Nec Corp | Electrical testing unit of semiconductor device and its production |
| JPS5599734A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Pattern-sheet for characteristic test of semiconductor element |
| US4380805A (en) * | 1980-09-08 | 1983-04-19 | Mostek Corporation | Tape burn-in circuit |
| US4386389A (en) * | 1981-09-08 | 1983-05-31 | Mostek Corporation | Single layer burn-in tape for integrated circuit |
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
| US4705606A (en) * | 1985-01-31 | 1987-11-10 | Gould Inc. | Thin-film electrical connections for integrated circuits |
| EP0264648B1 (en) * | 1986-09-25 | 1993-05-05 | Kabushiki Kaisha Toshiba | Method of producing a film carrier |
| JPH0526746Y2 (ja) * | 1987-07-14 | 1993-07-07 | ||
| JPH0245949A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 半導体素子の通電試験方法 |
| US5008614A (en) * | 1988-10-11 | 1991-04-16 | Hewlett-Packard Company | TAB frame and process of testing same |
-
1990
- 1990-08-13 JP JP2214149A patent/JPH07123133B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-07 US US07/742,426 patent/US5237268A/en not_active Expired - Fee Related
-
1993
- 1993-08-02 US US08/100,252 patent/US5396185A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5396185A (en) | 1995-03-07 |
| US5237268A (en) | 1993-08-17 |
| JPH0496344A (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07123133B2 (ja) | フィルムキャリア構造 | |
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| WO2006011292A1 (ja) | 半導体装置 | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| CN102998612B (zh) | 具有多引脚装置触点的接触器 | |
| JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
| JP3483130B2 (ja) | 集積回路の検査方法 | |
| US6819161B2 (en) | Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JP3194040B2 (ja) | Ｉｃモジュール | |
| JP2008198707A (ja) | 半導体集積回路 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| KR100471780B1 (ko) | 삼색데이터출력확인이가능한테이프케리어패키지 | |
| JPH07225258A (ja) | 半導体装置 | |
| JPH10213633A (ja) | 半導体集積回路素子及びその実装確認試験方法 | |
| JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH10213616A (ja) | 液晶駆動用集積回路およびそのテスト方法 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| JP2002311103A (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JPH07263508A (ja) | バーイン試験用回路を有するウエハーおよびバーイン試験方法 | |
| JPH0637159A (ja) | 半導体素子の選別方法 | |
| JP2004045325A (ja) | バーンインボードとバーンイン試験方法 | |
| JPH03293571A (ja) | 半導体集積回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |