JPH0245949A - 半導体素子の通電試験方法 - Google Patents
半導体素子の通電試験方法Info
- Publication number
- JPH0245949A JPH0245949A JP19648488A JP19648488A JPH0245949A JP H0245949 A JPH0245949 A JP H0245949A JP 19648488 A JP19648488 A JP 19648488A JP 19648488 A JP19648488 A JP 19648488A JP H0245949 A JPH0245949 A JP H0245949A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- flexible tape
- wiring pattern
- tape
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000010998 test method Methods 0.000 title description 2
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 238000004804 winding Methods 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000003466 welding Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はフィルムキャリア方式により実装された半導体
素子を通電試験する方法において、長尺状のままフィル
ムキャリア上の複数の半導体素子に通電する方法に関す
る。
素子を通電試験する方法において、長尺状のままフィル
ムキャリア上の複数の半導体素子に通電する方法に関す
る。
[従来の技?IIf]
従来のフィルムキャリアの半導体素子の通電試験は、第
2図(α)に示す様に長尺状のフィルムキャリア1に連
続的に実装された半導体素子2を、第2図(b)に示す
様に個々の半導体素子に切bsした後、送り穴8を利用
してソケットに固定して行なっていた。また、数十個の
短尺状に切断した状態ならば、ソケットを並べて設置す
ることにより数個までは短尺状のまま通電試験を行なう
ことはできたが、数十mの長尺状になればソケットを並
べて設置することは不可能であった。
2図(α)に示す様に長尺状のフィルムキャリア1に連
続的に実装された半導体素子2を、第2図(b)に示す
様に個々の半導体素子に切bsした後、送り穴8を利用
してソケットに固定して行なっていた。また、数十個の
短尺状に切断した状態ならば、ソケットを並べて設置す
ることにより数個までは短尺状のまま通電試験を行なう
ことはできたが、数十mの長尺状になればソケットを並
べて設置することは不可能であった。
[発明が解決しようとする課題]
しかし従来技術ではフィルムキャリアを個々の半導体素
子か、あるいは短尺状に切り離さなければならないため
、通電試験を行う際にソケットに半導体素子を1個1個
挿入するか、短尺状のフィルムキャリアを1枚ずつ挿入
しなければならないしたがって、ソケットに挿抜する為
には人間が膨大な工数をかけて行なうか、特殊なロボッ
トを用いて行なわなければならなかった。
子か、あるいは短尺状に切り離さなければならないため
、通電試験を行う際にソケットに半導体素子を1個1個
挿入するか、短尺状のフィルムキャリアを1枚ずつ挿入
しなければならないしたがって、ソケットに挿抜する為
には人間が膨大な工数をかけて行なうか、特殊なロボッ
トを用いて行なわなければならなかった。
また、通電試験の後の工程、例えば、電気的特性測定、
搬送、出荷、外部基板へ接続する際のフィルムキャリア
の外形抜き等は全て半導体素子個々の状態か、短尺状で
取扱わなければならず、前記通電試験と同様に膨大な工
数や時間を必要とした。
搬送、出荷、外部基板へ接続する際のフィルムキャリア
の外形抜き等は全て半導体素子個々の状態か、短尺状で
取扱わなければならず、前記通電試験と同様に膨大な工
数や時間を必要とした。
[課題を解決するための手段]
本発明の半導体素子の通電試験方法は、α) フィルム
キャリア方式により連続的に多数個実装した半導体素子
を通電試験する方法において、 h) 配線パターンを形成した長尺状のフレキシブルテ
ープを前記フィルムキャリアと重ね合わせて、各半導体
素子から延在するリードと前記フレキシブルテープの配
線パターンとを接続して各半導体素子の一部または全部
の同一端子を短絡する工程と、 C) 前記フィルムキャリアを長尺状のままリールある
いは芯に巻き取り、高温あるいは高湿の雰囲気にさらし
てフィルムキャリアと接続した前記フレキシブルテープ
な介して半導体素子に一定時間通電する工程と、 d) フレキシブルテープをフィルムキャリアから切″
り離して再び各半導体素子を電気的に独立させて電気的
特性を測定する工程とからなることを特徴とする。
キャリア方式により連続的に多数個実装した半導体素子
を通電試験する方法において、 h) 配線パターンを形成した長尺状のフレキシブルテ
ープを前記フィルムキャリアと重ね合わせて、各半導体
素子から延在するリードと前記フレキシブルテープの配
線パターンとを接続して各半導体素子の一部または全部
の同一端子を短絡する工程と、 C) 前記フィルムキャリアを長尺状のままリールある
いは芯に巻き取り、高温あるいは高湿の雰囲気にさらし
てフィルムキャリアと接続した前記フレキシブルテープ
な介して半導体素子に一定時間通電する工程と、 d) フレキシブルテープをフィルムキャリアから切″
り離して再び各半導体素子を電気的に独立させて電気的
特性を測定する工程とからなることを特徴とする。
[実施例]
第1図は本発明の実施例における平面図であり複数の樹
脂封止された半導体素子2が長尺状のフィルムキャリア
テープ1に実装されている。通常、長尺状のフィルムキ
ャリアは送り六8を用いて搬送、位置合せ等が行なわれ
る。
脂封止された半導体素子2が長尺状のフィルムキャリア
テープ1に実装されている。通常、長尺状のフィルムキ
ャリアは送り六8を用いて搬送、位置合せ等が行なわれ
る。
まず、配線パターン4が形成されたフレキシブルテープ
5を用意する。フレキシブルテープには、半導体素子2
から延在するリード5と前記配線パターン4が交差する
位置に接続孔6が開けられている。
5を用意する。フレキシブルテープには、半導体素子2
から延在するリード5と前記配線パターン4が交差する
位置に接続孔6が開けられている。
次に、前記フレキシブルテープをフィルムキャリアと重
ね合わせて、前記接続孔乙の位置で半導体素子から延在
するリード5と配線パターン4が交差する様に位置合せ
する。ここで、フィルムキャリア1および7レキシプル
テープ3は、別々のリールに巻き取られており、一部分
のみ巻き出されている。
ね合わせて、前記接続孔乙の位置で半導体素子から延在
するリード5と配線パターン4が交差する様に位置合せ
する。ここで、フィルムキャリア1および7レキシプル
テープ3は、別々のリールに巻き取られており、一部分
のみ巻き出されている。
次に、前記リード5と前記配線パターン4を、図の7の
位置でスポット溶接していく。フィルムキャリアの溶接
部にはスリット1oが設けてあり7レキシプルテープに
は接続孔6が設けであるため、抵抗溶接であるスポット
溶接が可能であるこの工程は、フィルムキャリアは送り
穴8を、フレキシブルテープは位置決め穴12を用いて
機械的に位置合せして自動で行なわれる。
位置でスポット溶接していく。フィルムキャリアの溶接
部にはスリット1oが設けてあり7レキシプルテープに
は接続孔6が設けであるため、抵抗溶接であるスポット
溶接が可能であるこの工程は、フィルムキャリアは送り
穴8を、フレキシブルテープは位置決め穴12を用いて
機械的に位置合せして自動で行なわれる。
スポット溶接した後は、ポリ“イミドなどの絶縁性の耐
熱スペーサをはさみ込みながら再びリールに巻き取る。
熱スペーサをはさみ込みながら再びリールに巻き取る。
ここで、フィルムキャリアトフレキシブルテープには、
リード5の厚みとフレキシブルテープの厚みにより巻き
取り距離に差が生じるフィルムキャリア1に75μm厚
のポリイミドテープを用いた場合、フレキシブルテープ
3は25μm厚のポリイミドがポリエステル等を用いれ
ば、巻き取った際に生ずる距離差はフレキシブルテープ
5が変形するこ七により緩和され、スポット溶接部に力
が加わることを防ぐ。
リード5の厚みとフレキシブルテープの厚みにより巻き
取り距離に差が生じるフィルムキャリア1に75μm厚
のポリイミドテープを用いた場合、フレキシブルテープ
3は25μm厚のポリイミドがポリエステル等を用いれ
ば、巻き取った際に生ずる距離差はフレキシブルテープ
5が変形するこ七により緩和され、スポット溶接部に力
が加わることを防ぐ。
以上の様にリールに巻き取られたフィルムキャリアを通
電試験機に投入し、通電はフレキシブルテープの巻き出
し部の配線パターン4に半田付けコネクタ接続等により
行なう。
電試験機に投入し、通電はフレキシブルテープの巻き出
し部の配線パターン4に半田付けコネクタ接続等により
行なう。
通電試験が終了したフィルムキャリアは電気的特性を測
定する為に各半導体素子のリードを電気的に独立させる
必要がある。そこで、第1図の破線A−A′ 、B−B
′にてフレキシブルテープを接続した部分を切シ離す。
定する為に各半導体素子のリードを電気的に独立させる
必要がある。そこで、第1図の破線A−A′ 、B−B
′にてフレキシブルテープを接続した部分を切シ離す。
この工程もフィルムキャリアは長尺状のまま送り穴8で
フィルムキャリアを送りながら自動で行なえる。
フィルムキャリアを送りながら自動で行なえる。
フレキシブルテープとの接続部を切り離したフィルムキ
ャリアは、第2の送り穴9を用いて、電気的特性の測定
以降の工程は長尺状のまま処理できる為、自動化が極め
て容易になる。
ャリアは、第2の送り穴9を用いて、電気的特性の測定
以降の工程は長尺状のまま処理できる為、自動化が極め
て容易になる。
[発明の効果]
以上述べたように本発明によれば、フィルムキャリアを
長尺状のまま通電試験を行ない、通電試験後も長尺状の
ままで、個々の半導体素子に切シ離す必要がないので、
電気的特性測定機など後の工Nへのフィルムキャリアの
供給が長尺状で行なえる為、自動化が極めて容易になり
、工数が大幅に削減できるという効果を有する。
長尺状のまま通電試験を行ない、通電試験後も長尺状の
ままで、個々の半導体素子に切シ離す必要がないので、
電気的特性測定機など後の工Nへのフィルムキャリアの
供給が長尺状で行なえる為、自動化が極めて容易になり
、工数が大幅に削減できるという効果を有する。
第1図は本発明の半導体素子の通電試験方法を説明する
平面図。 第2図は従来の半導体素子の通電試験方法を説明する平
面図。 1・・・・・・・・・フイ・ルムキャリア2・・・・・
・・・・半導体素子 3・・・・・・・・・フレキシブルテープ4・・・・・
・・・・配線パターン 5・・・・・・・・・リード 11・・・・・・テバイスホール 以上 出願人 セイコーエプソン株式会社
平面図。 第2図は従来の半導体素子の通電試験方法を説明する平
面図。 1・・・・・・・・・フイ・ルムキャリア2・・・・・
・・・・半導体素子 3・・・・・・・・・フレキシブルテープ4・・・・・
・・・・配線パターン 5・・・・・・・・・リード 11・・・・・・テバイスホール 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 a)フィルムキャリア方式により連続的に多数個実装し
た半導体素子を通電試験する方法において、 b)配線パターンを形成した長尺状のフレキシブルテー
プを前記フィルムキャリアと重ね合わせて、各半導体素
子から延在するリードと前記フレキシブルテープの配線
パターンとを接続して各半導体素子の一部または全部の
同一端子を短絡する工程と、 c)前記フィルムキャリアを長尺状のままリールあるい
は芯に巻き取り、高温あるいは高湿の雰囲気にさらして
フィルムキャリアと接続した前記フレキシブルテープを
介して半導体素子に一定時間通電する工程と、 d)フレキシブルテープをフィルムキャリアから切り離
して再び各半導体素子を電気的に独立させて電気的特性
を測定する工程とからなることを特徴とする半導体素子
の通電試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19648488A JPH0245949A (ja) | 1988-08-06 | 1988-08-06 | 半導体素子の通電試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19648488A JPH0245949A (ja) | 1988-08-06 | 1988-08-06 | 半導体素子の通電試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0245949A true JPH0245949A (ja) | 1990-02-15 |
Family
ID=16358552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19648488A Pending JPH0245949A (ja) | 1988-08-06 | 1988-08-06 | 半導体素子の通電試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0245949A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496344A (ja) * | 1990-08-13 | 1992-03-27 | Toshiba Corp | フィルムキャリア構造 |
US5502398A (en) * | 1993-09-17 | 1996-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device burn-in apparatus |
US6744120B1 (en) * | 1999-03-11 | 2004-06-01 | Seiko Epson Corporation | Flexible interconnect substrate of a tape-shaped semiconductor device, semiconductor device and circuit board |
-
1988
- 1988-08-06 JP JP19648488A patent/JPH0245949A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496344A (ja) * | 1990-08-13 | 1992-03-27 | Toshiba Corp | フィルムキャリア構造 |
US5502398A (en) * | 1993-09-17 | 1996-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device burn-in apparatus |
US6744120B1 (en) * | 1999-03-11 | 2004-06-01 | Seiko Epson Corporation | Flexible interconnect substrate of a tape-shaped semiconductor device, semiconductor device and circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4466183A (en) | Integrated circuit packaging process | |
EP0505382B1 (en) | Coil assemblies | |
US4347651A (en) | System for manufacturing connection wires | |
GB2062363A (en) | Coils for electric motors | |
JPH0245949A (ja) | 半導体素子の通電試験方法 | |
US5239745A (en) | Method for the manufacture of finished self-stabilizing resistors | |
JPH02222158A (ja) | 動的チツプ・バーン・イン可能なテープ構造 | |
US4819329A (en) | Method of manufacturing multiwire lead assemblies | |
JPS6232564B2 (ja) | ||
JPH0232613Y2 (ja) | ||
JPH034032Y2 (ja) | ||
JPS6219573Y2 (ja) | ||
JPH07142142A (ja) | ワイヤーハーネスを構成する電線相互の接続方法 | |
JPH08233889A (ja) | ワイヤーハーネスの導通検査用配線装置 | |
JPH02275376A (ja) | バーンイン方法 | |
JPS5852813A (ja) | 電子部品連のエ−ジング方法およびこれに使用する電子部品連 | |
JPH099585A (ja) | 電動モータの固定子の製造方法 | |
JPH0722469A (ja) | Tab用テープキャリア | |
JP2737573B2 (ja) | 回転電機の固定子巻線の引出し線処理方法およびその装置 | |
JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
JPS585294Y2 (ja) | センギレケンシユツキオソナエタ ジドウフセンソウチ | |
JPS614262A (ja) | キヤリア付自動ギヤングボンデイング用接続テ−プ | |
JPH04312912A (ja) | 電解コンデンサ用電極端子の製造方法 | |
JPH05160211A (ja) | 半導体テープキャリア及び半導体加速試験用テストヘッド | |
JPS6119025A (ja) | ヒユ−ズの製造方法 |