JPH0496344A - フィルムキャリア構造 - Google Patents
フィルムキャリア構造Info
- Publication number
- JPH0496344A JPH0496344A JP2214149A JP21414990A JPH0496344A JP H0496344 A JPH0496344 A JP H0496344A JP 2214149 A JP2214149 A JP 2214149A JP 21414990 A JP21414990 A JP 21414990A JP H0496344 A JPH0496344 A JP H0496344A
- Authority
- JP
- Japan
- Prior art keywords
- electrical
- film carrier
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 148
- 238000012360 testing method Methods 0.000 claims abstract description 126
- 239000000523 sample Substances 0.000 claims abstract description 46
- 238000009429 electrical wiring Methods 0.000 claims description 25
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、フィルムキャリア方式の半導体集積回路装
置に係わるもので、特に半導体集積回路装置の電気的特
性試験工程において試験を容易化できるフィルムキャリ
ア構造に関する。
置に係わるもので、特に半導体集積回路装置の電気的特
性試験工程において試験を容易化できるフィルムキャリ
ア構造に関する。
（従来の技術）
フィルムキャリア方式の半導体集積回路装置は、第４図
に示すようにフィルムキャリア上に実装されている。図
において、■はフィルムキャリア（ＴＡＢテープ）、２
はこのフィルムキャリアｌのスプロケットホール、３は
上記フィルムキャリア１に実装された半導体集積回路装
置、４は電気的特性試験用端子群、５はインナーリード
である。
に示すようにフィルムキャリア上に実装されている。図
において、■はフィルムキャリア（ＴＡＢテープ）、２
はこのフィルムキャリアｌのスプロケットホール、３は
上記フィルムキャリア１に実装された半導体集積回路装
置、４は電気的特性試験用端子群、５はインナーリード
である。
このようにフィルムキャリア１上に実装された半導体集
積回路装置３に対して、バーンイン（Ｂｕｒｎ−Ｉｎ）
と呼ばれる初期不良除去通電試験や機能確認試験（以下
テストと略称する）等の電気的特性試験が行なわれる。
積回路装置３に対して、バーンイン（Ｂｕｒｎ−Ｉｎ）
と呼ばれる初期不良除去通電試験や機能確認試験（以下
テストと略称する）等の電気的特性試験が行なわれる。
この種の半導体集積回路装置における電気的特性試験に
は、例えば下記（Ａ）、（Ｂ）のような方法が用いられ
る。
は、例えば下記（Ａ）、（Ｂ）のような方法が用いられ
る。
（Ａ）まず、フィルムキャリアｌをバーンイン装置内に
設けられている円筒状固定部に巻き付け、各々の半導体
集積回路装置３の電気的特性試験用端子群４に、バーン
イン装置に接続された第５図に示すような探針（プロー
ブ）６を接触させて電源やクロック信号等の電気信号を
供給し、熱負荷を与えた状態で半導体集積回路装置３を
動作せしめることによりバーンインを行なう。この際、
バーンイン装置の円筒状固定部に巻き付けられるフィル
ムキャリア１の長さには限りがあるため、バーンイン装
置の規模に合わせて切断分割している。
設けられている円筒状固定部に巻き付け、各々の半導体
集積回路装置３の電気的特性試験用端子群４に、バーン
イン装置に接続された第５図に示すような探針（プロー
ブ）６を接触させて電源やクロック信号等の電気信号を
供給し、熱負荷を与えた状態で半導体集積回路装置３を
動作せしめることによりバーンインを行なう。この際、
バーンイン装置の円筒状固定部に巻き付けられるフィル
ムキャリア１の長さには限りがあるため、バーンイン装
置の規模に合わせて切断分割している。
次に、上記バーンイン時に切断分割したフィルムキャリ
アｌを繋ぎ合わせてフィルムキャリアリールに巻き付け
、各々の半導体集積回路装置３に設けられた電気的特性
試験用端子群４に、ＩＣテスターに接続されている第６
図に示すようなプローブカード７の探針８を接触させて
電源や電気信号を与え、半導体集積回路装置３の機能を
個別に順次テストする。
アｌを繋ぎ合わせてフィルムキャリアリールに巻き付け
、各々の半導体集積回路装置３に設けられた電気的特性
試験用端子群４に、ＩＣテスターに接続されている第６
図に示すようなプローブカード７の探針８を接触させて
電源や電気信号を与え、半導体集積回路装置３の機能を
個別に順次テストする。
（Ｂ）フィルムキャリアｌを個々の半導体集積回路装置
３毎に切断分割し、この分割したフィルムキャリア型半
導体集積回路装置３をシステムキャリアに固定する。こ
の状態で、バーンイン ボードのソケットに挿入してバ
ーンイン装置に収納し、このバーンイン装置から上記バ
ーンイン ボードを介して電源やクロック信号等の電気
信号を供給し、熱負荷を与えた状態で半導体集積回路装
置３を動作させることによりバーンインを行なう。
３毎に切断分割し、この分割したフィルムキャリア型半
導体集積回路装置３をシステムキャリアに固定する。こ
の状態で、バーンイン ボードのソケットに挿入してバ
ーンイン装置に収納し、このバーンイン装置から上記バ
ーンイン ボードを介して電源やクロック信号等の電気
信号を供給し、熱負荷を与えた状態で半導体集積回路装
置３を動作させることによりバーンインを行なう。
このバーンイン方法は、フィルムキャリアｌを用いた半
導体集積回路装置３の特徴である多端子化に対処するの
に好適なものである。その後、上記バーンイン ボード
を介して半導体集積回路装置３にテスト用の電気信号を
与え、機能をテストする。
導体集積回路装置３の特徴である多端子化に対処するの
に好適なものである。その後、上記バーンイン ボード
を介して半導体集積回路装置３にテスト用の電気信号を
与え、機能をテストする。
しかしながら、上記（Ａ）のような試験方法では、複数
の半導体集積回路装置３に電気信号を供給することによ
るバーンイン装置の複雑化、バーンイン装置のフィルム
固定部が円筒状であることによるバーンイン装置の大型
化等の欠点がある。
の半導体集積回路装置３に電気信号を供給することによ
るバーンイン装置の複雑化、バーンイン装置のフィルム
固定部が円筒状であることによるバーンイン装置の大型
化等の欠点がある。
また、バーンイン終了後のテスト工程で、切断したフィ
ルムキャリアｌを繋ぐ必要があり、テストのための操作
が煩雑になると共に効率も悪くなる。
ルムキャリアｌを繋ぐ必要があり、テストのための操作
が煩雑になると共に効率も悪くなる。
しかも、電気的特性試験用端子群４とプローブカード７
の探針８の合わせずれが生ずると、テストが複数回行な
われる場合があり、テスト工期の浪費につながる。さら
に、半導体集積回路装置３が個別にテストされるので効
率も悪い欠点がある。
の探針８の合わせずれが生ずると、テストが複数回行な
われる場合があり、テスト工期の浪費につながる。さら
に、半導体集積回路装置３が個別にテストされるので効
率も悪い欠点がある。
一方、（Ｂ）試験方法の場合には、長いフィルムキャリ
アに実装されている複数の半導体集積回路装置３を各々
別個に切断分割したり、バーンイン ボードのソケット
に個々の半導体集積回路装置３を挿入固定する必要があ
り、取扱いが煩雑となってバーンイン工期が増大する欠
点がある。また、システムキャリアも必要となる。この
ように、上記（Ｂ）の方法でバーンインを行なった半導
体集積回路装置３は、フィルムキャリアｌに実装されて
いるにもかかわらず、各々個別に切断され個々にテスト
される。このため、フィルムキャリア型半導体集積回路
装置の有する自動化が容易であるという利点が全く生か
されない欠点がある。
アに実装されている複数の半導体集積回路装置３を各々
別個に切断分割したり、バーンイン ボードのソケット
に個々の半導体集積回路装置３を挿入固定する必要があ
り、取扱いが煩雑となってバーンイン工期が増大する欠
点がある。また、システムキャリアも必要となる。この
ように、上記（Ｂ）の方法でバーンインを行なった半導
体集積回路装置３は、フィルムキャリアｌに実装されて
いるにもかかわらず、各々個別に切断され個々にテスト
される。このため、フィルムキャリア型半導体集積回路
装置の有する自動化が容易であるという利点が全く生か
されない欠点がある。
（発明が解決しようとする課題）
上述したように従来のフィルムキャリア構造では、電気
的特性試験時に個々の半導体集積回路装置を個別に動作
させるため、電気的特性試験の効率が悪く、工期も長く
なる欠点がある。
的特性試験時に個々の半導体集積回路装置を個別に動作
させるため、電気的特性試験の効率が悪く、工期も長く
なる欠点がある。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、同時に複数の半導体集積回路
装置の電気的特性試験ができ、工期の削減、及び取扱い
の簡単化が図れ、電気的特性試験の効率を向上できるフ
ィルムキャリア構造を提供することである。
その目的とするところは、同時に複数の半導体集積回路
装置の電気的特性試験ができ、工期の削減、及び取扱い
の簡単化が図れ、電気的特性試験の効率を向上できるフ
ィルムキャリア構造を提供することである。
［発明の構成］
（課題を解決するための手段）
すなわち、この発明のフィルムキャリア構造は、フィル
ムキャリアと、このフィルムキャリアに実装された半導
体集積回路装置と、上記フィルムキャリアに設けられ、
上記半導体集積回路装置の電気的特性試験に必要な電気
信号を外部から供給あるいは外部に導出して観測するた
めの電気接続部と、上記半導体集積回路装置と上記電気
接続部との電気的な接続のための電気配線部とを具備し
ている。
ムキャリアと、このフィルムキャリアに実装された半導
体集積回路装置と、上記フィルムキャリアに設けられ、
上記半導体集積回路装置の電気的特性試験に必要な電気
信号を外部から供給あるいは外部に導出して観測するた
めの電気接続部と、上記半導体集積回路装置と上記電気
接続部との電気的な接続のための電気配線部とを具備し
ている。
そして、上記半導体集積回路装置の電気的特性試験に必
要な電気信号を外部から供給あるいは外部に導出して観
測するための電気的特性試験用のフィルム状プローブを
、上記フィルムキャリアに重ね合わせて電気的に接続す
ることにより、上記半導体集積回路装置の電気的特性試
験を行なうことを特徴とする。
要な電気信号を外部から供給あるいは外部に導出して観
測するための電気的特性試験用のフィルム状プローブを
、上記フィルムキャリアに重ね合わせて電気的に接続す
ることにより、上記半導体集積回路装置の電気的特性試
験を行なうことを特徴とする。
上記フィルム状プローブには、上記フィルムキャリアの
上記電気接続部に対応する位置に設けられる第１の電気
接続部と、電気信号を外部から供給あるいは外部に導出
して観測するための第２の電気接続部と、上記第１．第
２の電気接続部間を接続する電気配線部とが設けられ、
上記第１の電気接続部と上記フィルムキャリアの上記電
気接続部とが接触するように、このフィルム状プローブ
と上記フィルムキャリアとを重ね合わせて用いる。
上記電気接続部に対応する位置に設けられる第１の電気
接続部と、電気信号を外部から供給あるいは外部に導出
して観測するための第２の電気接続部と、上記第１．第
２の電気接続部間を接続する電気配線部とが設けられ、
上記第１の電気接続部と上記フィルムキャリアの上記電
気接続部とが接触するように、このフィルム状プローブ
と上記フィルムキャリアとを重ね合わせて用いる。
あるいは、上記フィルム状プローブには、上記電気接続
部に対応する位置に設けられる第１の電気接続部と、電
気信号を外部から供給あるいは外部に導出して観測する
ための第２の電気接続部と、上記第１．第２の電気接続
部間を接続する電気配線部と、この電気配線部に接続さ
れ上記第１の電気接続部を介して上記半導体集積回路装
置に試験用の電気信号を供給あるいは導出された電気信
号を観測するための電気的特性試験用の半導体集積回路
装置とが設けられ、上記第１の電気接続部と上記フィル
ムキャリアの上記電気接続部とが接触するように、この
フィルム状プローブと上記フィルムキャリアとを重ね合
わせて用いる。
部に対応する位置に設けられる第１の電気接続部と、電
気信号を外部から供給あるいは外部に導出して観測する
ための第２の電気接続部と、上記第１．第２の電気接続
部間を接続する電気配線部と、この電気配線部に接続さ
れ上記第１の電気接続部を介して上記半導体集積回路装
置に試験用の電気信号を供給あるいは導出された電気信
号を観測するための電気的特性試験用の半導体集積回路
装置とが設けられ、上記第１の電気接続部と上記フィル
ムキャリアの上記電気接続部とが接触するように、この
フィルム状プローブと上記フィルムキャリアとを重ね合
わせて用いる。
また、この発明のフィルムキャリア構造は、フィルムキ
ャリアと、このフィルムキャリアに実装された第１の半
導体集積回路装置と、上記フィルムキャリアに設けられ
、上記第１の半導体集積回路装置の電気的特性試験を行
なうための電気的特性試験用の第２の半導体集積回路装
置とを具備している。
ャリアと、このフィルムキャリアに実装された第１の半
導体集積回路装置と、上記フィルムキャリアに設けられ
、上記第１の半導体集積回路装置の電気的特性試験を行
なうための電気的特性試験用の第２の半導体集積回路装
置とを具備している。
（作用）
電気的特性試験用のフィルム状プローブを半導体集積回
路装置が実装されたフィルムキャリアに重ね合わせて用
いることにより、複数の半導体集積回路装置の同時動作
が可能となり、電気的特性試験の効率を向上して工期の
短縮を図れる。
路装置が実装されたフィルムキャリアに重ね合わせて用
いることにより、複数の半導体集積回路装置の同時動作
が可能となり、電気的特性試験の効率を向上して工期の
短縮を図れる。
上記電気的特性試験用のフィルムキャリアにテスト用の
半導体集積回路装置を実装すればバーンイン装置やテス
ト装置の簡素化も図れる。
半導体集積回路装置を実装すればバーンイン装置やテス
ト装置の簡素化も図れる。
半導体集積回路装置が実装されたフィルムキャリアに、
この半導体集積回路装置の電気的特性試験を行なうため
の電気的特性試験用の半導体集積回路装置を実装すれば
、複数の半導体集積回路装置の同時動作が可能となり、
電気的特性試験の効率を向上して工期の短縮を図れると
ともに、バーンイン装置やテスト装置を簡素化できる。
この半導体集積回路装置の電気的特性試験を行なうため
の電気的特性試験用の半導体集積回路装置を実装すれば
、複数の半導体集積回路装置の同時動作が可能となり、
電気的特性試験の効率を向上して工期の短縮を図れると
ともに、バーンイン装置やテスト装置を簡素化できる。
（実施例）
以下、この発明の一実施例について図面を参照して説明
する。
する。
第１図（ａ）は半導体集積回路装置が実装されたフィル
ムキャリアの概略図であり、第１図（ｂ）は電気的特性
試験用のフィルムキャリア（フィルム状プローブ）の概
略図である。
ムキャリアの概略図であり、第１図（ｂ）は電気的特性
試験用のフィルムキャリア（フィルム状プローブ）の概
略図である。
第１図（ａ）に示すフィルムキャリア１１には、複数（
ｎ個）の半導体集積回路装置１２−１．１２−２゜・・
・ １２−ｎが実装されている。上記半導体集積回路装
置１２−１．１２−２．−、１２−ｎの各々のインナー
リード１３には、選択的に配線１４−１〜１４−６の一
端が接続される。これらの配線１４−１〜１４−６の他
端には、金属や導電性ゴム等の導電性材料からなる電気
的特性試験用の電気接続部１５−１〜１５−６が接続さ
れる。
ｎ個）の半導体集積回路装置１２−１．１２−２゜・・
・ １２−ｎが実装されている。上記半導体集積回路装
置１２−１．１２−２．−、１２−ｎの各々のインナー
リード１３には、選択的に配線１４−１〜１４−６の一
端が接続される。これらの配線１４−１〜１４−６の他
端には、金属や導電性ゴム等の導電性材料からなる電気
的特性試験用の電気接続部１５−１〜１５−６が接続さ
れる。
例えば上記電気接続部１５−１は半導体集積回路装置１
２−１の電源ｖＤＤパッドに、接続部１５−２は試験制
御用の信号入力パッドに、接続部１５−３はテスト信号
入力パッドに、接続部１５−４はテスト結果の信号出力
パッドに、接続部１５−５はクロック信号入力パッドに
、及び接続部１５−６は接地ＧＮＤバッドにそれぞれ配
線１４−１〜１４−６及び各々のインナーリード１３を
介して接続される。
２−１の電源ｖＤＤパッドに、接続部１５−２は試験制
御用の信号入力パッドに、接続部１５−３はテスト信号
入力パッドに、接続部１５−４はテスト結果の信号出力
パッドに、接続部１５−５はクロック信号入力パッドに
、及び接続部１５−６は接地ＧＮＤバッドにそれぞれ配
線１４−１〜１４−６及び各々のインナーリード１３を
介して接続される。
一方、第１図（ｂ）に示すフィルム状プローブの本体１
６には、上記フィルムキャリア１１の電気的特性試験用
の電気接続部１５−１〜１５−６に対応する位置に金属
や導電性ゴム等の導電性材料からなる第１の電気接続部
１７−１−１７−６が設けられている。本体１６の端部
には、金属や導電性ゴム等の導電性材料からなり、外部
から電源及び電気信号等を供給するための第２の電気接
続部１Ｂ−１〜１Ｂ−６が設けられ、上記第１の電気接
続部１７τ１〜１７Ｊと上記第２の電気接続部１８−１
〜１８−６との間が電気配線部１９−１〜１９−６で接
続されている。この電気配線部１９−１〜１９−８と上
記第１の電気接続部１７−１〜１７−６との間にはそれ
ぞれ、半導体集積回路装置１２−１．１２−２．・・・
１２−ｎのいずれかに不良が発生した場合に、他の装置
への影響をおさえ保護を行なうための電気部品として抵
抗２０−１〜２０−６が挿入されている。上記第２の電
気接続部ｔｇ−ｔには電源ＶＤＤが印加され、接続部１
８−２には試験制御用の信号Ｃ８が入力され、接続部１
８−３にはテスト信号ＴＳが入力され、接続部１８−４
から半導体集積回路装置１２−１．１２−２．・・・１
２−ｎの出力信号Ｏ８が出力され、接続部１８−５には
クロック信号φが入力され、接続部、ｌｌ＋−６には接
地電位ＧＮＤが印加される。
６には、上記フィルムキャリア１１の電気的特性試験用
の電気接続部１５−１〜１５−６に対応する位置に金属
や導電性ゴム等の導電性材料からなる第１の電気接続部
１７−１−１７−６が設けられている。本体１６の端部
には、金属や導電性ゴム等の導電性材料からなり、外部
から電源及び電気信号等を供給するための第２の電気接
続部１Ｂ−１〜１Ｂ−６が設けられ、上記第１の電気接
続部１７τ１〜１７Ｊと上記第２の電気接続部１８−１
〜１８−６との間が電気配線部１９−１〜１９−６で接
続されている。この電気配線部１９−１〜１９−８と上
記第１の電気接続部１７−１〜１７−６との間にはそれ
ぞれ、半導体集積回路装置１２−１．１２−２．・・・
１２−ｎのいずれかに不良が発生した場合に、他の装置
への影響をおさえ保護を行なうための電気部品として抵
抗２０−１〜２０−６が挿入されている。上記第２の電
気接続部ｔｇ−ｔには電源ＶＤＤが印加され、接続部１
８−２には試験制御用の信号Ｃ８が入力され、接続部１
８−３にはテスト信号ＴＳが入力され、接続部１８−４
から半導体集積回路装置１２−１．１２−２．・・・１
２−ｎの出力信号Ｏ８が出力され、接続部１８−５には
クロック信号φが入力され、接続部、ｌｌ＋−６には接
地電位ＧＮＤが印加される。
なお、上記フィルムキャリア１１とフィルム状プローブ
の本体１Ｂの対応する位置には、位置合わせ用のマーク
として、切欠部２１が設けられている。
の本体１Ｂの対応する位置には、位置合わせ用のマーク
として、切欠部２１が設けられている。
そして、上記フィルムキャリア１１とフィルム状プロー
ブの本体１６とを上記切欠部２１を合わせ基準として重
ね合わせた状態でバーンインやテスト等の電気的特性試
験を行なう。この際、フィルム状プローブｌθ側の第１
の電気接続部１７−１〜１フー６はそれぞれ、半導体集
積回路装置１２−１．１２−２．・・・、 １２−ｎが
実装されているフィルムキャリア１１側の電気接続部１
５−１〜１５−６と完全に独立した状態で１対１に電気
的に接続される。この電気的な接続にあたっては、電気
接続部１７−１〜１７−６及び１５−１〜１５−８間に
それぞれ導電性ゴム等を介在させても良い。
ブの本体１６とを上記切欠部２１を合わせ基準として重
ね合わせた状態でバーンインやテスト等の電気的特性試
験を行なう。この際、フィルム状プローブｌθ側の第１
の電気接続部１７−１〜１フー６はそれぞれ、半導体集
積回路装置１２−１．１２−２．・・・、 １２−ｎが
実装されているフィルムキャリア１１側の電気接続部１
５−１〜１５−６と完全に独立した状態で１対１に電気
的に接続される。この電気的な接続にあたっては、電気
接続部１７−１〜１７−６及び１５−１〜１５−８間に
それぞれ導電性ゴム等を介在させても良い。
上記のようにフィルムキャリア１１とフィルム状プロー
ブ１６を重ね合わせて第１の電気接続部１７−１〜１７
−６と電気接続部１５−１〜１５−６を電気的に接続す
ることにより、第２の電気接続部１８−１〜１Ｂ−３゜
１８−５．１８−６から供給される電源ＶＤＤ、ＧＮＤ
及び電気信号Ｃ８，ＴＳ、φはそれぞれ半導体集積回路
装置１２−１．１２−２．−、１２−ｎに供給され、こ
れらの装置１２−１．１２−２．・・・、 １２−ｎの
出力信号は電気接続部１７−４から出力信号Ｏ８として
出力される。
ブ１６を重ね合わせて第１の電気接続部１７−１〜１７
−６と電気接続部１５−１〜１５−６を電気的に接続す
ることにより、第２の電気接続部１８−１〜１Ｂ−３゜
１８−５．１８−６から供給される電源ＶＤＤ、ＧＮＤ
及び電気信号Ｃ８，ＴＳ、φはそれぞれ半導体集積回路
装置１２−１．１２−２．−、１２−ｎに供給され、こ
れらの装置１２−１．１２−２．・・・、 １２−ｎの
出力信号は電気接続部１７−４から出力信号Ｏ８として
出力される。
次に、電気的特性試験（特にテスト）について説明する
。上記第２の電気接続部１８−１〜１８−６に例えばＩ
Ｃテスターを接続して電源ＶＤＤ、ＧＮＤ及び電気信号
Ｃ８，ＴＳ、 φを与えて半導体集積回路装置１２−１
．１２−２．・・・、 １２−ｎを動作させてテストを
行なう。まず、第２の電気接続部１Ｂ−１，１８−６に
電源ＶＤＤ、ＧＮＤを印加した状態で、接続部１８−２
に試験制御用の信号Ｃ８を供給することにより、各半導
体集積回路装置１２−１．１２−２．・・・、 １２−
ｎにテスト開始の起動を掛ける。この時、接続部１８−
３からテスト用の入力信号ＴＳを供給し、接続部１８−
５からクロック信号φを供給する。これによって、各半
導体集積回路装置１２−１．１２−２．・・・、 １２
−ｎには、第２の電気接続部１８−１〜１８−３．１８
−５．１８−６から電気配線部１９−１〜１９−３．１
９−５．１９−１３、抵抗２０−１〜２０−３．２０−
５．２０−６、第１の電気接続部１７−１〜１７−３゜
１７−５．１７−８、フィルムキャリア１１の電気接続
部１５−１〜１５−３．１５−５．１５−６、配線１４
−１〜１４−３．１４−５゜１４−６、及びインナーリ
ード１３を介して電源Ｖ ＤＤ。
。上記第２の電気接続部１８−１〜１８−６に例えばＩ
Ｃテスターを接続して電源ＶＤＤ、ＧＮＤ及び電気信号
Ｃ８，ＴＳ、 φを与えて半導体集積回路装置１２−１
．１２−２．・・・、 １２−ｎを動作させてテストを
行なう。まず、第２の電気接続部１Ｂ−１，１８−６に
電源ＶＤＤ、ＧＮＤを印加した状態で、接続部１８−２
に試験制御用の信号Ｃ８を供給することにより、各半導
体集積回路装置１２−１．１２−２．・・・、 １２−
ｎにテスト開始の起動を掛ける。この時、接続部１８−
３からテスト用の入力信号ＴＳを供給し、接続部１８−
５からクロック信号φを供給する。これによって、各半
導体集積回路装置１２−１．１２−２．・・・、 １２
−ｎには、第２の電気接続部１８−１〜１８−３．１８
−５．１８−６から電気配線部１９−１〜１９−３．１
９−５．１９−１３、抵抗２０−１〜２０−３．２０−
５．２０−６、第１の電気接続部１７−１〜１７−３゜
１７−５．１７−８、フィルムキャリア１１の電気接続
部１５−１〜１５−３．１５−５．１５−６、配線１４
−１〜１４−３．１４−５゜１４−６、及びインナーリ
ード１３を介して電源Ｖ ＤＤ。
ＧＮＤ及びテスト用の電気信号ＣＳ、ＴＳ、 φが与
えられ、これらの装置１２−１．１２−２． ・１２−
ｎが動作する。この動作の結果得られた半導体集積回路
装置１２−１．１２−２．−、１２−ｎの出力信号ＯＳ
は、インナーリード１３、配線１４−４、電気接続部１
５−４、フィルム状プローブ１６の第１の電気接続部１
７−４、抵抗２０−４、電気配線部１９−４、及び第２
の電気接続部１８−４を介して外部へ出力される。この
第２の電気接続部１８−４から出力される信号をＩＣテ
スター等で判断することにより、半導体集積回路装置１
２−１．１２−２．−、１２−ｎの良否を判定する。
えられ、これらの装置１２−１．１２−２． ・１２−
ｎが動作する。この動作の結果得られた半導体集積回路
装置１２−１．１２−２．−、１２−ｎの出力信号ＯＳ
は、インナーリード１３、配線１４−４、電気接続部１
５−４、フィルム状プローブ１６の第１の電気接続部１
７−４、抵抗２０−４、電気配線部１９−４、及び第２
の電気接続部１８−４を介して外部へ出力される。この
第２の電気接続部１８−４から出力される信号をＩＣテ
スター等で判断することにより、半導体集積回路装置１
２−１．１２−２．−、１２−ｎの良否を判定する。
なお、上述したのはテスト方法についてであるが、バー
ンイン時にも同様にフィルムキャリア１１とフィルム状
プローブ１６を重ね合わせた状態でバーンイン装置内に
収納し、上記第２の電気接続部１８−１〜１Ｂ−３，１
８−５，１８−６を介して電源Ｖ ＤＤ。
ンイン時にも同様にフィルムキャリア１１とフィルム状
プローブ１６を重ね合わせた状態でバーンイン装置内に
収納し、上記第２の電気接続部１８−１〜１Ｂ−３，１
８−５，１８−６を介して電源Ｖ ＤＤ。
ＧＮＤ及び電気信号ＣＳ、ＴＳ、 φを供給して、熱
負荷を与えた状態で半導体集積回路装置１２−１゜１２
−２．・・・、 １２−ｎを動作させれば良い。この際
、第２の電気接続部１８−４から出力される信号Ｏ８は
観測しなくてもよい。
負荷を与えた状態で半導体集積回路装置１２−１゜１２
−２．・・・、 １２−ｎを動作させれば良い。この際
、第２の電気接続部１８−４から出力される信号Ｏ８は
観測しなくてもよい。
上記第１図（ａ）に示したようなフィルムキャリア構造
を採用し、且つ第１図（ｂ）に示すようなフィルム状プ
ローブを重ね合わせてバーンインやテストなどの電気的
特性試験を行なえば、下記（Ａ）〜（Ｆ）のような効果
が得られる。
を採用し、且つ第１図（ｂ）に示すようなフィルム状プ
ローブを重ね合わせてバーンインやテストなどの電気的
特性試験を行なえば、下記（Ａ）〜（Ｆ）のような効果
が得られる。
（Ａ）複数個の半導体集積回路装置１２−１．１２−２
゜・・・、 １２−ｎを同時に動作させて電気的特性試
験を行なうことができるので、試験工期及び試験工費が
大幅に削減できる。
゜・・・、 １２−ｎを同時に動作させて電気的特性試
験を行なうことができるので、試験工期及び試験工費が
大幅に削減できる。
（Ｂ）バーンイン工程において、・各々の半導体集積回
路装置に対して電源や電気信号を与える必要がなく、１
箇所に集中して設けられた電気接続部１８−１−１８−
８に電源及び電気信号を供給すれば、複数の半導体集積
回路装置１２−１．１２−２．・・・、 １２−ｎに供
給できるので、バーンイン装置の簡単化ができる。また
、バーンイン装置に収納する際、フィルム固定部が円筒
状である必要はなく、種々の形態で収納できるのでバー
ンイン装置の小型化も図れる。
路装置に対して電源や電気信号を与える必要がなく、１
箇所に集中して設けられた電気接続部１８−１−１８−
８に電源及び電気信号を供給すれば、複数の半導体集積
回路装置１２−１．１２−２．・・・、 １２−ｎに供
給できるので、バーンイン装置の簡単化ができる。また
、バーンイン装置に収納する際、フィルム固定部が円筒
状である必要はなく、種々の形態で収納できるのでバー
ンイン装置の小型化も図れる。
（Ｃ）バーンイン終了後のテスト工程で、切断したフィ
ルムキャリアを繋ぐ必要がなく、電気的特性試験用端子
群とプローブカードの探針の合わせずれが生ずる心配も
ない。システムキャリアへの取り付けが不要であり、バ
ーンイン ボードのソケットに個々の半導体集積回路装
置を挿入固定する必要もないので、取扱いが簡単で煩雑
な取扱いの管理も低減できる。この点からもテスト工期
の短縮が図れる。
ルムキャリアを繋ぐ必要がなく、電気的特性試験用端子
群とプローブカードの探針の合わせずれが生ずる心配も
ない。システムキャリアへの取り付けが不要であり、バ
ーンイン ボードのソケットに個々の半導体集積回路装
置を挿入固定する必要もないので、取扱いが簡単で煩雑
な取扱いの管理も低減できる。この点からもテスト工期
の短縮が図れる。
（ｆ））フィルム状プローブは、電気部品が少ないので
信頼性が高く何度も使用できる。しかも、半導体集積回
路装置１２−１．１２−２．・・・、 ’１２−ｎが実
装されたフィルムキャリアｌｌ側の電気接続部１５−１
〜１５−６を形成する位置とフィルム状プローブ１６側
の第１．第２の電気接続部１７−１−１７−６、１８−
１〜１８−６を形成する位置を標準化すれば、各種のフ
ィルムキャリアに実装された各種の半導体集積回路装置
のテスト及びバーンインを共通の装置で実現できるとと
もに、共通のフィルム状プローブを使用することができ
る。
信頼性が高く何度も使用できる。しかも、半導体集積回
路装置１２−１．１２−２．・・・、 ’１２−ｎが実
装されたフィルムキャリアｌｌ側の電気接続部１５−１
〜１５−６を形成する位置とフィルム状プローブ１６側
の第１．第２の電気接続部１７−１−１７−６、１８−
１〜１８−６を形成する位置を標準化すれば、各種のフ
ィルムキャリアに実装された各種の半導体集積回路装置
のテスト及びバーンインを共通の装置で実現できるとと
もに、共通のフィルム状プローブを使用することができ
る。
（Ｅ）フィルムキャリア１１に実装された半導体集積回
路装置１２−１．１２−２．・・・１２−ｎをある個数
単位でテストできるようにしておけば、フィルムキャリ
ア１１を所定の長さで管理すれば良く、取扱いも簡単化
できる。
路装置１２−１．１２−２．・・・１２−ｎをある個数
単位でテストできるようにしておけば、フィルムキャリ
ア１１を所定の長さで管理すれば良く、取扱いも簡単化
できる。
（Ｆ）システムキャリアを使用しなくて済むので、シス
テムキャリアの費用が削減できる。
テムキャリアの費用が削減できる。
なお、上記実施例ではフィルムキャリアに重ね合わせる
フィルム状プローブが１枚の場合を例に取って説明した
が、電気配線部や電気接続部を複数枚のフィルム状プロ
ーブに分けて形成し、複数枚のフィルム状プローブとフ
ィルムキャリアとを重ね合わせて用いるようにしても良
い。このような構成は、半導体集積回路装置に対して複
雑なテストを行なうために、電気配線部や電気接続部の
数が増加した場合に特に有効である。また、上記実施例
ではテストされている半導体集積回路装置に不良が発生
した時に、他の半導体集積回路装置への影響をおさえ保
護するために抵抗２ｏ−１〜２０−６を設けたが、この
抵抗２０−１〜２０−６がなくても実質的には同じ効果
が得られる。
フィルム状プローブが１枚の場合を例に取って説明した
が、電気配線部や電気接続部を複数枚のフィルム状プロ
ーブに分けて形成し、複数枚のフィルム状プローブとフ
ィルムキャリアとを重ね合わせて用いるようにしても良
い。このような構成は、半導体集積回路装置に対して複
雑なテストを行なうために、電気配線部や電気接続部の
数が増加した場合に特に有効である。また、上記実施例
ではテストされている半導体集積回路装置に不良が発生
した時に、他の半導体集積回路装置への影響をおさえ保
護するために抵抗２ｏ−１〜２０−６を設けたが、この
抵抗２０−１〜２０−６がなくても実質的には同じ効果
が得られる。
第２図（ａ）、（ｂ）はそれぞれ、この発明の他の実施
例を示すもので、上記第１図（ｂ）に示したフィルム状
プローブ１６に、電気的特性試験用の半導体集積回路装
置２２を搭載したものである。
例を示すもので、上記第１図（ｂ）に示したフィルム状
プローブ１６に、電気的特性試験用の半導体集積回路装
置２２を搭載したものである。
第２図（ｂ）において、上記第１図（ｂ）と同一構成部
分には同じ符号を付してその詳細な説明は省略する。す
なわち、フィルム状プローブの本体１６には、電気的特
性試験用の半導体集積回路装置２２が搭載され、この装
置２２の電源パッドには抵抗２３−１を介して第２の電
気接続部１８−１が、試験制御用の信号入力パッドには
抵抗２３−２を介して接続部１８−２が、テスト結果の
信号出力パッドには配線１９−４ａを介して接続部１８
−４が、クロック信号の入力パッドには抵抗２３−５を
介して接続部１８−５が、接地パッドには抵抗２３−６
を介して接続部１８−６がそれぞれ接続される。上記半
導体集積回路装置２２のテスト信号出力パッドにはそれ
ぞれ、配線２４−１〜２４−ｎ、 ２５−１〜２５−ｎ
の一端が接続され、これらの配線２４−１〜２４−ｎ、
２５−１〜２５−ｎの他端には、各半導体集積回路装
置 １２−１．１２−２． ・・、 １２−ｎに対応す
る第１の電気接続部、１７−３．１７−４がそれぞれ接
続される。
分には同じ符号を付してその詳細な説明は省略する。す
なわち、フィルム状プローブの本体１６には、電気的特
性試験用の半導体集積回路装置２２が搭載され、この装
置２２の電源パッドには抵抗２３−１を介して第２の電
気接続部１８−１が、試験制御用の信号入力パッドには
抵抗２３−２を介して接続部１８−２が、テスト結果の
信号出力パッドには配線１９−４ａを介して接続部１８
−４が、クロック信号の入力パッドには抵抗２３−５を
介して接続部１８−５が、接地パッドには抵抗２３−６
を介して接続部１８−６がそれぞれ接続される。上記半
導体集積回路装置２２のテスト信号出力パッドにはそれ
ぞれ、配線２４−１〜２４−ｎ、 ２５−１〜２５−ｎ
の一端が接続され、これらの配線２４−１〜２４−ｎ、
２５−１〜２５−ｎの他端には、各半導体集積回路装
置 １２−１．１２−２． ・・、 １２−ｎに対応す
る第１の電気接続部、１７−３．１７−４がそれぞれ接
続される。
配線２４−１〜２４−ｎ、 ２５−１〜２５−ｎは、各
々の半導体集積回路装置１２−１．１２−２．・・・、
１２−ｎに対して並列的に接続されており、スキャン
試験等を可能にしている。
々の半導体集積回路装置１２−１．１２−２．・・・、
１２−ｎに対して並列的に接続されており、スキャン
試験等を可能にしている。
そして、上記フィルム状プローブ１６が第２図Ｃｌ）に
示すフィルムキャリア１１に重ね合わされてテストされ
る。各半導体集積回路装置 １２−１゜１２−２．・・
・、 １２−ｎにはそれぞれ、外部から電源Ｖ ＤＤ。
示すフィルムキャリア１１に重ね合わされてテストされ
る。各半導体集積回路装置 １２−１゜１２−２．・・
・、 １２−ｎにはそれぞれ、外部から電源Ｖ ＤＤ。
ＧＮＤ及び電気信号Ｃ８，φが供給されるとともに、上
記半導体集積回路装置２２からテスト信号が供給される
。テスト動作によって得られた各半導体集積回路装置１
２−１．１２−２．・・・、 １２−ｎの出力信号は、
半導体集積回路装置２２に取り込まれる。その後、半導
体集積回路装置２２に蓄えられた試験結果は、電気接続
部１８−４から外部に出力され、半導体集積回路装置１
２−１．１２−２．・・・、 １２−ｎのテストが終了
する。
記半導体集積回路装置２２からテスト信号が供給される
。テスト動作によって得られた各半導体集積回路装置１
２−１．１２−２．・・・、 １２−ｎの出力信号は、
半導体集積回路装置２２に取り込まれる。その後、半導
体集積回路装置２２に蓄えられた試験結果は、電気接続
部１８−４から外部に出力され、半導体集積回路装置１
２−１．１２−２．・・・、 １２−ｎのテストが終了
する。
第２図（ｂ）における配線１９−４ｂは、図示しない電
気的特性試験用の他の半導体集積回路装置への信号線で
あり、例えばフィルム状プローブ１６に複数の電気的特
性試験用の半導体集積回路装置が搭載されている際に、
これらの半導体集積回路装置間を接続するためのもので
ある。すなわち、定の個数の半導体集積回路装置１２に
対して１個の電気的特性試験用の半導体集積回路装置２
２を設けて１つのブロックとし、このブロックが複数個
設けられているような構成の場合に、上記配線１９−４
ｂを介してこれらの電気的特性試験用の半導体集積回路
装置を直列に接続し、テスト結果を外部に出力するため
に用いる。
気的特性試験用の他の半導体集積回路装置への信号線で
あり、例えばフィルム状プローブ１６に複数の電気的特
性試験用の半導体集積回路装置が搭載されている際に、
これらの半導体集積回路装置間を接続するためのもので
ある。すなわち、定の個数の半導体集積回路装置１２に
対して１個の電気的特性試験用の半導体集積回路装置２
２を設けて１つのブロックとし、このブロックが複数個
設けられているような構成の場合に、上記配線１９−４
ｂを介してこれらの電気的特性試験用の半導体集積回路
装置を直列に接続し、テスト結果を外部に出力するため
に用いる。
一方、バーンインの場合には、上記テストの場合と同様
にし、半導体集積回路装置２２の管理下で、熱゛負荷を
与えた状態で半導体集積回路装置１２−１゜１２−２．
・・・＋ １２−ｎを動作させ、出力信号は無視すれば
良い。
にし、半導体集積回路装置２２の管理下で、熱゛負荷を
与えた状態で半導体集積回路装置１２−１゜１２−２．
・・・＋ １２−ｎを動作させ、出力信号は無視すれば
良い。
このような構成によれば、テスト信号をフィルム状プロ
ーブ１６に搭載された半導体集積回路装置２２から各半
導体集積回路装置１２−１．１２−２．・・・１２−ｎ
に供給して管理できるので、ＩＣテスター等のテスト装
置から供給する電気信号は最小限で良く、上述した実施
例よりもテスト装置の大幅な簡単化ができる。勿論、上
記（Ａ）〜（Ｆ）の効果が損なわれることはない。
ーブ１６に搭載された半導体集積回路装置２２から各半
導体集積回路装置１２−１．１２−２．・・・１２−ｎ
に供給して管理できるので、ＩＣテスター等のテスト装
置から供給する電気信号は最小限で良く、上述した実施
例よりもテスト装置の大幅な簡単化ができる。勿論、上
記（Ａ）〜（Ｆ）の効果が損なわれることはない。
なお、上記実施例では各半導体集積回路装置１２−１．
１２−２．・・・、 １２−ｎに電気的特性試験用の半
導体集積回路装置から全てのテスト信号を供給する場合
を例に取って説明したが、電気的特性試験用の半導体集
積回路装置２２からは一部のテスト信号を供給し、外部
からもテスト信号を供給するようにしても良い。また、
フィルム状プローブが１枚の場合を例に取って説明した
が、上記第１図（ａ）、（ｂ）の場合と同様に、フィル
ム状プローブに形成されている電気配線部及び電気接続
部を複数枚のフィルム状プローブに分割して設け、これ
ら複数枚のフィルム状プローブとフィルムキャリアとを
重ね合わせて用いても良い。
１２−２．・・・、 １２−ｎに電気的特性試験用の半
導体集積回路装置から全てのテスト信号を供給する場合
を例に取って説明したが、電気的特性試験用の半導体集
積回路装置２２からは一部のテスト信号を供給し、外部
からもテスト信号を供給するようにしても良い。また、
フィルム状プローブが１枚の場合を例に取って説明した
が、上記第１図（ａ）、（ｂ）の場合と同様に、フィル
ム状プローブに形成されている電気配線部及び電気接続
部を複数枚のフィルム状プローブに分割して設け、これ
ら複数枚のフィルム状プローブとフィルムキャリアとを
重ね合わせて用いても良い。
第３図は、この発明の更に他の実施例を示すもので、上
記第２図（ａ）における電気的特性試験用の半導体集積
回路装置２２をフィルムキャリアｌｌ上に実装したもの
である。換言すれば、上記第２図（ｂ）に示したフィル
ム状プローブ１６の構成を上記第１図（ａ）あるいは第
２図（ａ）に示したフィルムキャリア１１の構造内に取
り込んだものである。第３図において、上記第２図（ａ
）、（ｂ）に対応する部分には同じ符号を付してその詳
細な説明は省略する。
記第２図（ａ）における電気的特性試験用の半導体集積
回路装置２２をフィルムキャリアｌｌ上に実装したもの
である。換言すれば、上記第２図（ｂ）に示したフィル
ム状プローブ１６の構成を上記第１図（ａ）あるいは第
２図（ａ）に示したフィルムキャリア１１の構造内に取
り込んだものである。第３図において、上記第２図（ａ
）、（ｂ）に対応する部分には同じ符号を付してその詳
細な説明は省略する。
上記フィルムキャリア構造のテストに際しては、上述し
た各実施例のようにフィルムキャリアとフィルム状プロ
ーブを重ね合わせるのではなく、フィルムキャリア１１
に設けられた電気接続部１ｇ−１゜１８−２．１８−４
〜１８−６に直接的に電源ＶＤＤ、ＧＮＤ及び電気信号
Ｃ８，φを供給する。すなわち、フィルムキャリア１１
に搭載された電気的特性試験用の半導体集積回路装置２
２には、例えばＩＣテスター等のテスト装置から、電気
接続部１ｇ−１，１８−２゜１８−４．１８−５．１８
−６、電気配線部１９−１．１９−２．１９−４゜１９
−５．１９−６、及び抵抗２３−１．２３−２．２３−
５．２３−６をそれぞれ介して電源Ｖ、Ｄ、ＧＮＤ、試
験開始等の試験制御用の信号Ｃ８及びクロック信号φが
供給される。各半導体集積回路装置１２−１−１２−ｎ
にはそれぞれ、電気接続部１ｇ−１，１８−５，１８−
６、電気配線部１９−１．１９−５．１９−６、及び抵
抗２６−１〜２Ｂ−３を介して電源Ｖｏｏ、ＧＮＤ及び
クロック信号φが供給される。また、上記半導体集積回
路装置２２から信号線２４−１〜２４−ｎ、 ２５−１
〜２５−ｎを介してそれぞれ対応する半導体集積回路装
置１２−１−１２−ｎにテスト信号が供給されるととも
に、電気配線２７を介して試験制御用の信号が供給され
る。上記抵抗２６−１〜２６−３は、半導体集積回路装
置１２−１−１２−ｎのいずれかに不良が発生した場合
に、他の装置への影響を軽減して保護を行なうためのも
のである。各半導体集積回路装置１２−１〜１２−ｎの
出力信号は、半導体集積回路装ｆ！２２に取り込まれる
。この半導体集積回路装置２２の出力信号Ｏ８は、電気
配線１９−３ａ及び電気接続部１８−４を介して外部に
出力される。
た各実施例のようにフィルムキャリアとフィルム状プロ
ーブを重ね合わせるのではなく、フィルムキャリア１１
に設けられた電気接続部１ｇ−１゜１８−２．１８−４
〜１８−６に直接的に電源ＶＤＤ、ＧＮＤ及び電気信号
Ｃ８，φを供給する。すなわち、フィルムキャリア１１
に搭載された電気的特性試験用の半導体集積回路装置２
２には、例えばＩＣテスター等のテスト装置から、電気
接続部１ｇ−１，１８−２゜１８−４．１８−５．１８
−６、電気配線部１９−１．１９−２．１９−４゜１９
−５．１９−６、及び抵抗２３−１．２３−２．２３−
５．２３−６をそれぞれ介して電源Ｖ、Ｄ、ＧＮＤ、試
験開始等の試験制御用の信号Ｃ８及びクロック信号φが
供給される。各半導体集積回路装置１２−１−１２−ｎ
にはそれぞれ、電気接続部１ｇ−１，１８−５，１８−
６、電気配線部１９−１．１９−５．１９−６、及び抵
抗２６−１〜２Ｂ−３を介して電源Ｖｏｏ、ＧＮＤ及び
クロック信号φが供給される。また、上記半導体集積回
路装置２２から信号線２４−１〜２４−ｎ、 ２５−１
〜２５−ｎを介してそれぞれ対応する半導体集積回路装
置１２−１−１２−ｎにテスト信号が供給されるととも
に、電気配線２７を介して試験制御用の信号が供給され
る。上記抵抗２６−１〜２６−３は、半導体集積回路装
置１２−１−１２−ｎのいずれかに不良が発生した場合
に、他の装置への影響を軽減して保護を行なうためのも
のである。各半導体集積回路装置１２−１〜１２−ｎの
出力信号は、半導体集積回路装ｆ！２２に取り込まれる
。この半導体集積回路装置２２の出力信号Ｏ８は、電気
配線１９−３ａ及び電気接続部１８−４を介して外部に
出力される。
第３図において、電気配線１９−４ｂは、図示しない電
気的特性試験用の他の半導体集積回路装置への信号線で
あり、フィルムキャリア１１に複数の電気的特性試験用
の半導体集積回路装置が搭載されている際に、これらの
半導体集積回路装置間を接続するためのものである。一
定の個数の半導体集積回路装置１２に対して１個の電気
的特性試験用の半導体集積回路装置２２を設けて１つの
ブロックとし、このブロックが複数個設けられているよ
うな構成の場合に、上記配線１９−４ｂを介してこれら
の電気的特性試験用の半導体集積回路装置を直列に接続
し、テスト結果を外部に出力するために用いる。また、
フィルムキャリア１１の四隅に設けられている切欠部２
８は、１つのブロックの切れ目を表しており、連続した
長いフィルムキャリアの電気接続部１８に対応して形成
されており、この部分で切り離すことにより電気接続部
１８が容易にフィルムキャリア１１の端部に位置するよ
うにできる。
気的特性試験用の他の半導体集積回路装置への信号線で
あり、フィルムキャリア１１に複数の電気的特性試験用
の半導体集積回路装置が搭載されている際に、これらの
半導体集積回路装置間を接続するためのものである。一
定の個数の半導体集積回路装置１２に対して１個の電気
的特性試験用の半導体集積回路装置２２を設けて１つの
ブロックとし、このブロックが複数個設けられているよ
うな構成の場合に、上記配線１９−４ｂを介してこれら
の電気的特性試験用の半導体集積回路装置を直列に接続
し、テスト結果を外部に出力するために用いる。また、
フィルムキャリア１１の四隅に設けられている切欠部２
８は、１つのブロックの切れ目を表しており、連続した
長いフィルムキャリアの電気接続部１８に対応して形成
されており、この部分で切り離すことにより電気接続部
１８が容易にフィルムキャリア１１の端部に位置するよ
うにできる。
このような構成によれば、各半導体集積回路装置 １２
−１〜１２−ｎにフィルムキャリアｌｌに搭載された半
導体集積回路装置２２からテスト信号を供給できるので
、ＩＣテスター等のテスト装置から供給する電気信号は
最小限で良く、上記第２図（ａ）。
−１〜１２−ｎにフィルムキャリアｌｌに搭載された半
導体集積回路装置２２からテスト信号を供給できるので
、ＩＣテスター等のテスト装置から供給する電気信号は
最小限で良く、上記第２図（ａ）。
（ｂ）に示した実施例と同様にテスト装置の大幅な簡単
化が図れる。
化が図れる。
バーンインの場合には、上記テストの場合と同様にし、
熱負荷を与えた状態で半導体集積回路装置２２の管理下
で半導体集積回路装置１２−１〜１２−ｎを動作させ、
出力信号は無視すれば良い。
熱負荷を与えた状態で半導体集積回路装置２２の管理下
で半導体集積回路装置１２−１〜１２−ｎを動作させ、
出力信号は無視すれば良い。
なお、上記第３図に示した実施例では、半導体集積回路
装置１２−１〜１２−ｎをパッケージに封止する際、こ
れらの装置１２−１〜１２−ｎのみがフィルムキャリア
１１から切り取られて用いられ、電気的特性試験用の半
導体集積回路装置２２は破棄される。しかしながら、上
記フィルムキャリア構造を採用することにより、テスト
装置及びバーンイン装置を簡単化できるので、半導体集
積回路装置２２として低コストのものを用いれば充分に
採算が取れる。
装置１２−１〜１２−ｎをパッケージに封止する際、こ
れらの装置１２−１〜１２−ｎのみがフィルムキャリア
１１から切り取られて用いられ、電気的特性試験用の半
導体集積回路装置２２は破棄される。しかしながら、上
記フィルムキャリア構造を採用することにより、テスト
装置及びバーンイン装置を簡単化できるので、半導体集
積回路装置２２として低コストのものを用いれば充分に
採算が取れる。
［発明の効果］
以上説明したようにこの発明によれば、同時に複数の半
導体集積回路装置の電気的特性試験ができ、工期の削減
、及び取扱いの簡単化が図れ、電気的特性試験の効率を
向上できるフィルムキャリア構造が得られる。
導体集積回路装置の電気的特性試験ができ、工期の削減
、及び取扱いの簡単化が図れ、電気的特性試験の効率を
向上できるフィルムキャリア構造が得られる。
第１図はこの発明の一実施例に係わるフィルムキャリア
構造について説明するための図、第２図はこの発明の他
の実施例に係わるフィルムキャリア構造について説明す
るための図、第３図はこの発明の更に他の実施例に係わ
るフィルムキャリア構造について説明するための図、第
４図は従来のフィルムキャリア構造について説明するた
めのもので、フィルムキャリア上に半導体集積回路装置
が実装された状態を示す図、第５図は上記第４図に示し
たフィルムキャリア構造における半導体集積回路装置に
対する初期不良除去通電試験について説明するための図
、第６図は上記第４図に示したフィルムキャリア構造に
おける半導体集積回路装置に対する機能確認試験につい
て説明するための図である。 １１・・・フィルムキャリア、１２−１．１２−２．
・・・１２−ｎ・・・半導体集積回路装置、１５−１
〜１５−６・・・電気接続部、１４−１〜１４−６・・
・電気配線部、１６・・・フィルム状プローブ、１７−
１〜１７−６・・・第１の電気接続部、１８−１〜１８
−６・・・第２の電気接続部、１９−１〜１９−６・・
・電気配線部、２２・・・電気的特性試験用の半導体集
積回路装置、２３−１〜２３−６・・・電気部品、２１
．２８・・・切欠部（マーク）。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
構造について説明するための図、第２図はこの発明の他
の実施例に係わるフィルムキャリア構造について説明す
るための図、第３図はこの発明の更に他の実施例に係わ
るフィルムキャリア構造について説明するための図、第
４図は従来のフィルムキャリア構造について説明するた
めのもので、フィルムキャリア上に半導体集積回路装置
が実装された状態を示す図、第５図は上記第４図に示し
たフィルムキャリア構造における半導体集積回路装置に
対する初期不良除去通電試験について説明するための図
、第６図は上記第４図に示したフィルムキャリア構造に
おける半導体集積回路装置に対する機能確認試験につい
て説明するための図である。 １１・・・フィルムキャリア、１２−１．１２−２．
・・・１２−ｎ・・・半導体集積回路装置、１５−１
〜１５−６・・・電気接続部、１４−１〜１４−６・・
・電気配線部、１６・・・フィルム状プローブ、１７−
１〜１７−６・・・第１の電気接続部、１８−１〜１８
−６・・・第２の電気接続部、１９−１〜１９−６・・
・電気配線部、２２・・・電気的特性試験用の半導体集
積回路装置、２３−１〜２３−６・・・電気部品、２１
．２８・・・切欠部（マーク）。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
Claims (21)
- （１）フィルムキャリアと、 このフィルムキャリアに実装された半導体集積回路装置
と、 上記フィルムキャリアに設けられ、上記半導体集積回路
装置の電気的特性試験に必要な電気信号を外部から供給
あるいは外部に導出して観測するための電気接続部と、 上記半導体集積回路装置と上記電気接続部との電気的な
接続のための電気配線部 とを具備することを特徴とするフィルムキャリア構造。 - （２）前記半導体集積回路装置の電気的特性試験に必要
な電気信号を供給あるいは導出して観測するための電気
的特性試験用のフィルム状プローブを、前記フィルムキ
ャリアに重ね合わせて電気的に接続することにより、前
記半導体集積回路装置の電気的特性試験を行なうことを
特徴とする請求項１記載のフィルムキャリア構造。 - （３）前記フィルム状プローブは、前記フィルムキャリ
アの前記電気接続部に対応する位置に設けられる第１の
電気接続部と、電気信号を外部から供給あるいは外部に
導出して観測するための第２の電気接続部と、上記第１
、第２の電気接続部間を接続する電気配線部とを備え、
上記第１の電気接続部と前記フィルムキャリアの前記電
気接続部とが接触するように、このフィルム状プローブ
と前記フィルムキャリアとを重ね合わせて用いることを
特徴とする請求項２記載のフィルムキャリア構造。 - （４）前記第２の電気接続部に外部から試験用の電気信
号を供給し、且つ前記第２の電気接続部から出力される
電気信号を観測することにより、前記半導体集積回路装
置の電気的特性試験を行なうことを特徴とする請求項３
記載のフィルムキャリア構造。 - （５）前記フィルム状プローブは、前記フィルムキャリ
アの電気接続部に対応する位置に設けられる第１の電気
接続部と、電気信号を外部から供給あるいは外部に導出
して観測するための第２の電気接続部と、上記第１、第
２の電気接続部間を接続する電気配線部と、この電気配
線部に接続され上記第１の電気接続部を介して前記半導
体集積回路装置に試験用の電気信号を供給、あるいは導
出された電気信号を観測するための電気的特性試験用の
半導体集積回路装置とを備え、上記第１の電気接続部と
前記フィルムキャリアの電気接続部とが接触するように
、このフィルム状プローブと前記フィルムキャリアとを
重ね合わせて用いることを特徴とする請求項２記載のフ
ィルムキャリア構造。 - （６）前記第２の電気接続部及び前記電気配線部を介し
て前記電気的特性試験用の半導体集積回路装置に外部か
ら試験用の電気信号を供給し、且つ前記電気的特性試験
用の半導体集積回路装置から前記電気配線部及び前記第
２の電気接続部を介して出力される電気信号を観測する
ことにより、前記フィルムキャリアに実装された半導体
集積回路装置の電気的特性試験を行なうことを特徴とす
る請求項５記載のフィルムキャリア構造。 - （７）前記電気的特性試験用の半導体集積回路装置は、
前記フィルムキャリアに実装された複数の半導体集積回
路装置を同時に管理し、複数の電気的特性試験を行なう
ことを特徴とする請求項５または６記載のフィルムキャ
リア構造。 - （８）前記第１の電気接続部と前記電気配線部との間に
、前記フィルムキャリアに実装された半導体集積回路装
置の保護用の電気部品を設けたことを特徴とする請求項
３または５記載のフィルムキャリア構造。 - （９）前記電気部品は、前記第１の電気接続部と前記電
気配線部との間に接続される抵抗であることを特徴とす
る請求項８記載のフィルムキャリア構造。 - （１０）前記フィルムキャリアと前記フィルム状プロー
ブの対応する位置に、位置合せ用のマークを設けたこと
を特徴とする請求項２、３または５いずれか１つの項に
記載のフィルムキャリア構造。 - （１１）前記位置合せ用のマークは、前記フィルムキャ
リアと前記フィルム状プローブの対応する位置に形成さ
れた切欠部であることを特徴とする請求項１０記載のフ
ィルムキャリア構造。 - （１２）フィルムキャリアと、 このフィルムキャリアに実装された第１の半導体集積回
路装置と、 上記フィルムキャリアに設けられ、上記半導体集積回路
装置の電気的特性試験を行なうための電気的特性試験用
の第２の半導体集積回路装置とを具備することを特徴と
するフィルムキャリア構造。 - （１３）前記第１の半導体集積回路装置の電気的特性試
験に必要な信号の一部ないし全部を、前記第２の半導体
集積回路装置から供給し、この電気的特性試験の結果は
、前記第２の半導体集積回路装置が処理することを特徴
とする請求項１２記載のフィルムキャリア構造。 - （１４）前記第２の半導体集積回路装置は、同時に複数
の前記第１の半導体集積回路装置を管理し、複数の電気
的特性試験を行なうことを特徴とする請求項１２または
１３記載のフィルムキャリア構造。 - （１５）前記フィルムキャリア上に、前記第１の半導体
集積回路装置と前記第２の半導体集積回路装置とを電気
的に接続するための電気配線部を設けたことを特徴とす
る請求項１２記載のフィルムキャリア構造。 - （１６）前記フィルムキャリア上に、前記電気配線部に
接続され、電気信号を外部から供給あるいは外部に導出
して観測するための電気接続部を設けたことを特徴とす
る請求項１５記載のフィルムキャリア構造。 - （１７）前記電気接続部に外部から電気信号を供給し、
且つ前記電気接続部から出力される電気信号を観測する
ことで前記第１の半導体集積回路装置の電気的特性試験
を行なうことを特徴とする請求項１６記載のフィルムキ
ャリア構造。 - （１８）前記電気接続部と前記電気配線部との間に、前
記第１、第２の半導体集積回路装置の保護用の電気部品
を設けたことを特徴とする請求項１６記載のフィルムキ
ャリア構造。 - （１９）前記電気部品は、前記電気接続部と前記第１、
第２の半導体集積回路装置の間の前記電気配線部に接続
される抵抗であることを特徴とする請求項１８記載のフ
ィルムキャリア構造。 - （２０）前記フィルムキャリアの前記電気接続部に対応
する位置に、前記フィルムキャリアを分割管理する位置
を指示するためのマークを設けたことを特徴とする請求
項１６記載のフィルムキャリア構造。 - （２１）前記マークは、前記フィルムキャリアに形成さ
れた切欠部であることを特徴とする請求項２０記載のフ
ィルムキャリア構造。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214149A JPH07123133B2 (ja) | 1990-08-13 | 1990-08-13 | フィルムキャリア構造 |
| US07/742,426 US5237268A (en) | 1990-08-13 | 1991-08-07 | Film carrier structure capable of simplifying test |
| US08/100,252 US5396185A (en) | 1990-08-13 | 1993-08-02 | System and carrier for testing semiconductor integrated circuit devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2214149A JPH07123133B2 (ja) | 1990-08-13 | 1990-08-13 | フィルムキャリア構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496344A true JPH0496344A (ja) | 1992-03-27 |
| JPH07123133B2 JPH07123133B2 (ja) | 1995-12-25 |
Family
ID=16651037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2214149A Expired - Fee Related JPH07123133B2 (ja) | 1990-08-13 | 1990-08-13 | フィルムキャリア構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5237268A (ja) |
| JP (1) | JPH07123133B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578919A (en) * | 1992-10-30 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Method of testing semiconductor device and test apparatus for the same |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2665424B2 (ja) * | 1992-02-07 | 1997-10-22 | タバイエスペック株式会社 | パッケージ搬送装置及びパッケージテスト装置 |
| JPH0669306A (ja) * | 1992-08-18 | 1994-03-11 | Sumitomo Kinzoku Ceramics:Kk | シート状セラミックパッケージ |
| US5481202A (en) * | 1993-06-17 | 1996-01-02 | Vlsi Technology, Inc. | Optical scan and alignment of devices under test |
| US5467020A (en) * | 1994-03-29 | 1995-11-14 | International Business Machines Corporation | Testing fixture and method for circuit traces on a flexible substrate |
| JP3186925B2 (ja) * | 1994-08-04 | 2001-07-11 | シャープ株式会社 | パネルの実装構造並びに集積回路搭載テープおよびその製造方法 |
| US5623202A (en) * | 1994-09-26 | 1997-04-22 | United Microelectronics Corporation | Testing multiple IC in parallel by a single IC tester |
| KR100192575B1 (ko) * | 1995-11-09 | 1999-06-15 | 윤종용 | 유니버셜 번-인 보오드 |
| JPH1197494A (ja) * | 1997-09-18 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
| JP2003068806A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR100518546B1 (ko) * | 2002-12-13 | 2005-10-04 | 삼성전자주식회사 | 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 |
| TWI228597B (en) * | 2004-02-25 | 2005-03-01 | Nat Applied Res Laboratories | Device monitor for RF and DC measurements |
| US7371459B2 (en) | 2004-09-03 | 2008-05-13 | Tyco Electronics Corporation | Electrical devices having an oxygen barrier coating |
| US7733106B2 (en) * | 2005-09-19 | 2010-06-08 | Formfactor, Inc. | Apparatus and method of testing singulated dies |
| US7572168B1 (en) | 2006-04-13 | 2009-08-11 | Utac Thai Limited | Method and apparatus for high speed singulation |
| US7656173B1 (en) * | 2006-04-27 | 2010-02-02 | Utac Thai Limited | Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in |
| US8460970B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8310060B1 (en) * | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
| US8461694B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8487451B2 (en) * | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
| US8492906B2 (en) * | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
| US8125077B2 (en) * | 2006-09-26 | 2012-02-28 | Utac Thai Limited | Package with heat transfer |
| US8013437B1 (en) | 2006-09-26 | 2011-09-06 | Utac Thai Limited | Package with heat transfer |
| US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
| US9711343B1 (en) | 2006-12-14 | 2017-07-18 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US8063470B1 (en) * | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
| US20100067203A1 (en) * | 2008-07-08 | 2010-03-18 | T-Ray Science Inc. | Apparatus for carrying photoconductive integrated circuits |
| US9947605B2 (en) * | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
| US8334764B1 (en) | 2008-12-17 | 2012-12-18 | Utac Thai Limited | Method and apparatus to prevent double semiconductor units in test socket |
| US8569877B2 (en) * | 2009-03-12 | 2013-10-29 | Utac Thai Limited | Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide |
| US9449900B2 (en) * | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
| US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US8368189B2 (en) * | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US8575732B2 (en) * | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
| US8871571B2 (en) | 2010-04-02 | 2014-10-28 | Utac Thai Limited | Apparatus for and methods of attaching heat slugs to package tops |
| US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
| US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
| US9006034B1 (en) | 2012-06-11 | 2015-04-14 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
| US10101361B2 (en) * | 2013-11-13 | 2018-10-16 | Texas Instruments Incorporated | Method for testing semiconductor devices |
| US10242934B1 (en) | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
| US10269686B1 (en) | 2015-05-27 | 2019-04-23 | UTAC Headquarters PTE, LTD. | Method of improving adhesion between molding compounds and an apparatus thereof |
| US9922843B1 (en) | 2015-11-10 | 2018-03-20 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
| US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457968A (en) * | 1977-10-18 | 1979-05-10 | Nec Corp | Electrical testing unit of semiconductor device and its production |
| JPS5599734A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Pattern-sheet for characteristic test of semiconductor element |
| JPH0245949A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 半導体素子の通電試験方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493858A (en) * | 1966-01-14 | 1970-02-03 | Ibm | Inflatable probe apparatus for uniformly contacting and testing microcircuits |
| US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
| US4380805A (en) * | 1980-09-08 | 1983-04-19 | Mostek Corporation | Tape burn-in circuit |
| US4386389A (en) * | 1981-09-08 | 1983-05-31 | Mostek Corporation | Single layer burn-in tape for integrated circuit |
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
| US4705606A (en) * | 1985-01-31 | 1987-11-10 | Gould Inc. | Thin-film electrical connections for integrated circuits |
| EP0264648B1 (en) * | 1986-09-25 | 1993-05-05 | Kabushiki Kaisha Toshiba | Method of producing a film carrier |
| JPH0526746Y2 (ja) * | 1987-07-14 | 1993-07-07 | ||
| US5008614A (en) * | 1988-10-11 | 1991-04-16 | Hewlett-Packard Company | TAB frame and process of testing same |
-
1990
- 1990-08-13 JP JP2214149A patent/JPH07123133B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-07 US US07/742,426 patent/US5237268A/en not_active Expired - Fee Related
-
1993
- 1993-08-02 US US08/100,252 patent/US5396185A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457968A (en) * | 1977-10-18 | 1979-05-10 | Nec Corp | Electrical testing unit of semiconductor device and its production |
| JPS5599734A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Pattern-sheet for characteristic test of semiconductor element |
| JPH0245949A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 半導体素子の通電試験方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578919A (en) * | 1992-10-30 | 1996-11-26 | Mitsubishi Denki Kabushiki Kaisha | Method of testing semiconductor device and test apparatus for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5396185A (en) | 1995-03-07 |
| US5237268A (en) | 1993-08-17 |
| JPH07123133B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0496344A (ja) | フィルムキャリア構造 | |
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| US7495464B2 (en) | Inspection device of a semiconductor device | |
| KR100717672B1 (ko) | 센서의 시험용 지그 기판 및 시험 장치 및 시험 방법 | |
| JPH09178804A (ja) | 半導体装置試験用のバーンインボード | |
| JP3443947B2 (ja) | バーンイン専用ウェハおよびそれを用いたバーンイン方法 | |
| CN102998612B (zh) | 具有多引脚装置触点的接触器 | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| CN101311740A (zh) | 电子组件测试系统 | |
| JP2007205969A (ja) | 半導体装置検査用プローブカードおよび半導体検査システムの除電方法 | |
| JP4134940B2 (ja) | パフォーマンスボードの診断方法と診断装置 | |
| US6819161B2 (en) | Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| JPH04322443A (ja) | 集積回路のための開路検出器およびその検出方法 | |
| JP2000349128A (ja) | プローバ装置のプローバ側とテスタ側との接続方法及びその構造 | |
| KR100847272B1 (ko) | 번인 보드 | |
| JPH01129432A (ja) | 集積回路 | |
| KR100826980B1 (ko) | 메모리 테스트 장치 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JPS5934172A (ja) | 半導体集積回路のバ−ンイン試験方法 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JP2001133501A (ja) | 製品の検査方法 | |
| JPH10213616A (ja) | 液晶駆動用集積回路およびそのテスト方法 | |
| JPS5839424Y2 (ja) | テスト用プリント板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |