JPH0526746Y2 - - Google Patents
Info
- Publication number
- JPH0526746Y2 JPH0526746Y2 JP1987107993U JP10799387U JPH0526746Y2 JP H0526746 Y2 JPH0526746 Y2 JP H0526746Y2 JP 1987107993 U JP1987107993 U JP 1987107993U JP 10799387 U JP10799387 U JP 10799387U JP H0526746 Y2 JPH0526746 Y2 JP H0526746Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead conductor
- conductor patterns
- semiconductor chip
- conductor pattern
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 18
- 230000003068 static effect Effects 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は製造工程中の静電破壊を防止したフイ
ルムキヤリアデバイスに関する。
ルムキヤリアデバイスに関する。
〈従来の技術〉
半導体チツプ実装技術のワイヤレスボンデイン
グ法の1つにTape Automated Bonding(以下
T.A.B.)法がある。該T.A.B.法では金属箔をエ
ツチングしたフインガー状リード導体を接続に用
いるもので、このフインガー状リード導体は絶縁
性の樹脂フイルムからなるキヤリアテープ上に作
られる。
グ法の1つにTape Automated Bonding(以下
T.A.B.)法がある。該T.A.B.法では金属箔をエ
ツチングしたフインガー状リード導体を接続に用
いるもので、このフインガー状リード導体は絶縁
性の樹脂フイルムからなるキヤリアテープ上に作
られる。
第3図はT.A.B.法を説明するための図である。
長尺のキヤリアテープ1には孔2とリード導体パ
ターン4が複数個形成されており、リード導体4
はリード端子をなし、銅箔等の金属膜をエツチン
グして形成される。前記リード導体4の孔2側先
端に半導体チツプ3上のバンプ(図示せず)を対
向させてボンデイングする。このようにT.A.B.
法にて半導体チツプ3を実装してデバイスを作成
すると、キヤリアテープ1を巻き取るリールやそ
の他装置との接触・摩擦によつてデバイス表面に
静電荷が蓄積され、デバイスの電位が上昇する。
そしてデバイス上のリード導体4がデバイスの表
面と異なる電位を有する他の物体と接触した時、
その電位差によつて半導体チツプ3内の絶縁膜等
が破壊されてフイルムキヤリアデバイスとしての
機能を失う。
長尺のキヤリアテープ1には孔2とリード導体パ
ターン4が複数個形成されており、リード導体4
はリード端子をなし、銅箔等の金属膜をエツチン
グして形成される。前記リード導体4の孔2側先
端に半導体チツプ3上のバンプ(図示せず)を対
向させてボンデイングする。このようにT.A.B.
法にて半導体チツプ3を実装してデバイスを作成
すると、キヤリアテープ1を巻き取るリールやそ
の他装置との接触・摩擦によつてデバイス表面に
静電荷が蓄積され、デバイスの電位が上昇する。
そしてデバイス上のリード導体4がデバイスの表
面と異なる電位を有する他の物体と接触した時、
その電位差によつて半導体チツプ3内の絶縁膜等
が破壊されてフイルムキヤリアデバイスとしての
機能を失う。
こういつたフイルムキヤリアデバイスの静電破
壊を防止するために第4図のようにキヤリアテー
プ1上の1デバイス毎に荷電粒子を吹きつけた
り、或いはデバイスと導電材料とを接触させるこ
とによりデバイス除電していた。
壊を防止するために第4図のようにキヤリアテー
プ1上の1デバイス毎に荷電粒子を吹きつけた
り、或いはデバイスと導電材料とを接触させるこ
とによりデバイス除電していた。
〈考案が解決しようとする問題点〉
上記第4図の如くテープキヤリア1の1デバイ
ス毎に荷電粒子を吹きつけたり、或いはデバイス
と導電材料とを接触させることによりデバイスを
除電させる方法は1デバイスずつ確実に行なえば
効果があるが、フイルムキヤリアのように長尺の
テープ上に連続してデバイスが形成され、高速で
工程中を流れている場合、全デバイスを確実に除
電することは難しい。そのため隣接するデバイス
の一方だけが除電され、もう一方は帯電したまま
の状態となり、デバイス間に電位差が生じて製造
工程中に静電破壊を引き起こし、不良となるとい
う問題がある。
ス毎に荷電粒子を吹きつけたり、或いはデバイス
と導電材料とを接触させることによりデバイスを
除電させる方法は1デバイスずつ確実に行なえば
効果があるが、フイルムキヤリアのように長尺の
テープ上に連続してデバイスが形成され、高速で
工程中を流れている場合、全デバイスを確実に除
電することは難しい。そのため隣接するデバイス
の一方だけが除電され、もう一方は帯電したまま
の状態となり、デバイス間に電位差が生じて製造
工程中に静電破壊を引き起こし、不良となるとい
う問題がある。
〈問題点を解決するための手段〉
本考案のキヤリアテープは、上述する問題点を
解決するためになされもので、半導体チツプの電
極と接続されるリード導体パターンが、複数個、
長軸方向に形成されたキヤリアテープにおいて、
少なくとも個々のリード導体パターン間のリード
導体パターン分離領域に静電破壊防止用導体パタ
ーンが各々形成され、該静電破壊防止用導体パタ
ーンと、上記リード導体パターンの内半導体チツ
プの接地電極に接続されるリード導体パターンの
みとが電気的に接続され、上記静電破壊防止用導
体パターンと接地電極に接続されるリード導体パ
ターンとは全て一体化されてなることを特徴とす
るものである。
解決するためになされもので、半導体チツプの電
極と接続されるリード導体パターンが、複数個、
長軸方向に形成されたキヤリアテープにおいて、
少なくとも個々のリード導体パターン間のリード
導体パターン分離領域に静電破壊防止用導体パタ
ーンが各々形成され、該静電破壊防止用導体パタ
ーンと、上記リード導体パターンの内半導体チツ
プの接地電極に接続されるリード導体パターンの
みとが電気的に接続され、上記静電破壊防止用導
体パターンと接地電極に接続されるリード導体パ
ターンとは全て一体化されてなることを特徴とす
るものである。
〈作用〉
上述の如くリード導体パターン間のリード導体
パターン分離領域に導体パターンを形成し、該導
体パターンと、導体パターンの両側に形成された
上記リード導体パターンの内半導体チツプの接地
電極に接続されるリード導体とを全て電気的に接
続し一体化することにより、リード導体パターン
分離領域の導体パターンの除電を行なうと、全デ
バイスの除電がほぼ均一に行なえ、更には半導体
チツプの接地電極の電位を下げることができる。
パターン分離領域に導体パターンを形成し、該導
体パターンと、導体パターンの両側に形成された
上記リード導体パターンの内半導体チツプの接地
電極に接続されるリード導体とを全て電気的に接
続し一体化することにより、リード導体パターン
分離領域の導体パターンの除電を行なうと、全デ
バイスの除電がほぼ均一に行なえ、更には半導体
チツプの接地電極の電位を下げることができる。
〈実施例〉
以下、図面を用いて本考案の実施例を説明する
が、本考案はこれに限定されるものではない。
が、本考案はこれに限定されるものではない。
第1図は本考案の一実施例を示す上面図であ
る。長尺のキヤリアテープ5の長軸方向には複数
個の孔6が形成され、この孔6の周囲にはリード
端子となるリード導体パターン7がキヤリアテー
プ5に被着した銅箔等の金属膜をエツチングする
ことにより形成される。前記孔61個につき1つの
半導体チツプ8をセツトし、半導体チツプ8上の
バンプ(図示せず)とリード導体パターンの孔6
側先端とを対向させてボンデイングする。
る。長尺のキヤリアテープ5の長軸方向には複数
個の孔6が形成され、この孔6の周囲にはリード
端子となるリード導体パターン7がキヤリアテー
プ5に被着した銅箔等の金属膜をエツチングする
ことにより形成される。前記孔61個につき1つの
半導体チツプ8をセツトし、半導体チツプ8上の
バンプ(図示せず)とリード導体パターンの孔6
側先端とを対向させてボンデイングする。
また、キヤリアテープ5上のリード導体パター
ン7間のリード導体パターン分離領域に夫々導体
パターン9aを形成し、キヤリアテープ5の縁部
に形成した導体パターン9bにより前記導体パタ
ーン9aが全て電気的に接続され、導体パターン
9をなす。更に前記リード導体パターン7の内半
導体チツプ8の接地電極に接続されるリード導体
7aは導体パターン9と電気的に接続されてな
る。
ン7間のリード導体パターン分離領域に夫々導体
パターン9aを形成し、キヤリアテープ5の縁部
に形成した導体パターン9bにより前記導体パタ
ーン9aが全て電気的に接続され、導体パターン
9をなす。更に前記リード導体パターン7の内半
導体チツプ8の接地電極に接続されるリード導体
7aは導体パターン9と電気的に接続されてな
る。
上述の如き導体パターン9が形成されたキヤリ
アテープ5に半導体チツプ8を実装しデバイスを
作成すると、実装工程中にリール、その他装置類
との接触、摩擦によりデバイス表面に静電荷が蓄
積されても、導体パターン9を高低抗導電材料の
治具等に接触させてデバイスから静電荷を放電さ
せることにより、全てデバイスの除電がほぼ均一
に行なえ、同時に半導体チツプ8の接地電極の電
位を下げることが可能になる。
アテープ5に半導体チツプ8を実装しデバイスを
作成すると、実装工程中にリール、その他装置類
との接触、摩擦によりデバイス表面に静電荷が蓄
積されても、導体パターン9を高低抗導電材料の
治具等に接触させてデバイスから静電荷を放電さ
せることにより、全てデバイスの除電がほぼ均一
に行なえ、同時に半導体チツプ8の接地電極の電
位を下げることが可能になる。
本実施例を幅が35mm及び70mmのキヤリアテープ
に実施した処、製造工程中でのデバイスの静電破
壊が著しく減少した。
に実施した処、製造工程中でのデバイスの静電破
壊が著しく減少した。
上記本実施例において放電用の導体パターン9
はリード導体パターン7の三方向を囲むよう形成
されているが、本考案はこれに限定されるもので
はなく第2図の如くリード導体パターン7四方を
囲むように形成してもよい。
はリード導体パターン7の三方向を囲むよう形成
されているが、本考案はこれに限定されるもので
はなく第2図の如くリード導体パターン7四方を
囲むように形成してもよい。
〈考案の効果〉
本考案により、半導体チツプの接地電極の電位
を下げ、半導体チツプ内の平面上の電位不均衡を
緩和することが可能となるため、デバイス製造工
程中の静電破壊を防止することができる。また、
静電破壊防止用導体パターンを切り離さずに、製
造された個々のデバイスのテストを行うこともで
き、テスト後の静電破壊防止に特別な工程の付加
はない。したがつて本考案は信頼性の高い半導体
デバイス製造工程の高効率化に寄与するものであ
る。
を下げ、半導体チツプ内の平面上の電位不均衡を
緩和することが可能となるため、デバイス製造工
程中の静電破壊を防止することができる。また、
静電破壊防止用導体パターンを切り離さずに、製
造された個々のデバイスのテストを行うこともで
き、テスト後の静電破壊防止に特別な工程の付加
はない。したがつて本考案は信頼性の高い半導体
デバイス製造工程の高効率化に寄与するものであ
る。
第1図は本考案の一実施例の上面図、第2図は
本考案の他の実施例の上面図、第3図は従来例の
上面図、第4図はT.A.B.法でのデバイス除電方
法を示す断面図である。 5……キヤリアテープ、6……孔、7,7a…
…リード導体パターン、8……半導体チツプ、
9,9a,9b……導体パターン。
本考案の他の実施例の上面図、第3図は従来例の
上面図、第4図はT.A.B.法でのデバイス除電方
法を示す断面図である。 5……キヤリアテープ、6……孔、7,7a…
…リード導体パターン、8……半導体チツプ、
9,9a,9b……導体パターン。
Claims (1)
- 【実用新案登録請求の範囲】 半導体チツプの電極と接続されるリード導体パ
ターンが、複数個、長軸方向に形成されたキヤリ
アテープにおいて、 少なくとも個々のリード導体パターン間のリー
ド導体パターン分離領域に静電破壊防止用導体パ
ターンが各々形成され、 該静電破壊防止用導体パターンと、上記リード
導体パターンの内半導体チツプの接地電極に接続
されるリード導体パターンのみとが電気的に接続
され、上記静電破壊防止用導体パターンと接地電
極に接続されるリード導体パターンとは全て一体
化されてなることを特徴とするキヤリアテープ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987107993U JPH0526746Y2 (ja) | 1987-07-14 | 1987-07-14 | |
EP88306454A EP0299768A3 (en) | 1987-07-14 | 1988-07-14 | Tape carrier for semiconductor chips |
US07/219,218 US4949155A (en) | 1987-07-14 | 1988-07-14 | Tape carrier for semiconductor chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987107993U JPH0526746Y2 (ja) | 1987-07-14 | 1987-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6413129U JPS6413129U (ja) | 1989-01-24 |
JPH0526746Y2 true JPH0526746Y2 (ja) | 1993-07-07 |
Family
ID=14473261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987107993U Expired - Lifetime JPH0526746Y2 (ja) | 1987-07-14 | 1987-07-14 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4949155A (ja) |
EP (1) | EP0299768A3 (ja) |
JP (1) | JPH0526746Y2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0770561B2 (ja) * | 1989-07-21 | 1995-07-31 | 株式会社東芝 | 半導体装置 |
US5237201A (en) * | 1989-07-21 | 1993-08-17 | Kabushiki Kaisha Toshiba | TAB type semiconductor device and method of manufacturing the same |
JPH07123133B2 (ja) * | 1990-08-13 | 1995-12-25 | 株式会社東芝 | フィルムキャリア構造 |
JP2665424B2 (ja) * | 1992-02-07 | 1997-10-22 | タバイエスペック株式会社 | パッケージ搬送装置及びパッケージテスト装置 |
JP2812627B2 (ja) * | 1992-10-30 | 1998-10-22 | 三菱電機株式会社 | テープキャリア、半導体装置試験方法及び装置 |
JP3387726B2 (ja) * | 1996-04-10 | 2003-03-17 | 松下電器産業株式会社 | 部品実装用基板とその製造方法およびモジュールの製造方法 |
MY138743A (en) * | 1996-05-13 | 2009-07-31 | Mitsui Mining & Smelting Co | High tensile strength electrodeposited copper foil and the production process of the same |
JP3482850B2 (ja) * | 1997-12-08 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6372526B1 (en) * | 1998-04-06 | 2002-04-16 | Semiconductor Components Industries Llc | Method of manufacturing semiconductor components |
JP3484365B2 (ja) * | 1999-01-19 | 2004-01-06 | シャープ株式会社 | 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法 |
US6915566B2 (en) * | 1999-03-01 | 2005-07-12 | Texas Instruments Incorporated | Method of fabricating flexible circuits for integrated circuit interconnections |
US6359233B1 (en) * | 1999-10-26 | 2002-03-19 | Intel Corporation | Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof |
US6436517B1 (en) * | 2000-05-08 | 2002-08-20 | Irwin Zahn | Continuous molded electronic circuits |
US20060081968A1 (en) * | 2004-10-15 | 2006-04-20 | Bai Shwang S | Semiconductor package |
US7679003B2 (en) * | 2005-05-24 | 2010-03-16 | Nec Electronics Corporation | Carrier tape |
US7677462B2 (en) * | 2006-02-24 | 2010-03-16 | Jds Uniphase Corporation | Method of reducing electro-static discharge (ESD) from conductors on insulators |
EP2041695A4 (en) * | 2006-07-18 | 2010-01-06 | Jds Uniphase Corp | HOLOGRAPHIC SECURITY FOR MAGNETIC TAPE DEMETALLIZATION |
EP1928024A1 (fr) * | 2006-12-01 | 2008-06-04 | Axalto SA | Film-support pour modules à puce électronique, lequel est adapté au contrôle automatique de câblage et procédé de fabrication de modules à puce électronique |
DE102010047912A1 (de) | 2010-10-11 | 2012-04-12 | Polylc Gmbh & Co. Kg | Überspannungsschutz für elektrisch leitfähige Strukturen |
CN103473593B (zh) * | 2012-06-05 | 2018-10-19 | 德昌电机(深圳)有限公司 | 智能卡、智能卡接触垫载板及其制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6117737B2 (ja) * | 1976-04-23 | 1986-05-09 | Grapha Holding Ag |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3689991A (en) * | 1968-03-01 | 1972-09-12 | Gen Electric | A method of manufacturing a semiconductor device utilizing a flexible carrier |
US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
DE3234745C2 (de) * | 1982-09-20 | 1986-03-06 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung |
JPS59103361A (ja) * | 1983-09-21 | 1984-06-14 | Hitachi Ltd | 樹脂封止型半導体装置用リ−ドフレ−ム |
US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
JPS60198850A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | リ−ド・フレ−ム |
DD238175A3 (de) * | 1984-05-02 | 1986-08-13 | Zeiss Jena Veb Carl | Einrichtung zur schwingungsdaempfung in vakuumsystemen |
JPH0636579Y2 (ja) * | 1984-07-05 | 1994-09-21 | シャープ株式会社 | テ−プキヤリア半導体装置 |
JPS6117737U (ja) * | 1984-07-06 | 1986-02-01 | 日本電気株式会社 | 半導体装置 |
DE3686990T2 (de) * | 1985-08-23 | 1993-04-22 | Nippon Electric Co | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. |
JPS62150728A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | テ−プキヤリアおよびそれを用いた半導体装置 |
US4721993A (en) * | 1986-01-31 | 1988-01-26 | Olin Corporation | Interconnect tape for use in tape automated bonding |
US4689875A (en) * | 1986-02-13 | 1987-09-01 | Vtc Incorporated | Integrated circuit packaging process |
EP0246893A3 (en) * | 1986-05-21 | 1989-03-22 | Hitachi, Ltd. | Semiconductor device comprising an insulating wiring substrate and method of manufacturing it |
-
1987
- 1987-07-14 JP JP1987107993U patent/JPH0526746Y2/ja not_active Expired - Lifetime
-
1988
- 1988-07-14 EP EP88306454A patent/EP0299768A3/en not_active Ceased
- 1988-07-14 US US07/219,218 patent/US4949155A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6117737B2 (ja) * | 1976-04-23 | 1986-05-09 | Grapha Holding Ag |
Also Published As
Publication number | Publication date |
---|---|
EP0299768A2 (en) | 1989-01-18 |
US4949155A (en) | 1990-08-14 |
EP0299768A3 (en) | 1989-09-06 |
JPS6413129U (ja) | 1989-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0526746Y2 (ja) | ||
US5866469A (en) | Method of anodic wafer bonding | |
KR940006185Y1 (ko) | Ic 모듈 | |
KR100471625B1 (ko) | 반도체 장치 기판 및 반도체 장치의 제조 방법 | |
JP2504924B2 (ja) | 半導体装置の製造方法 | |
JP3199923B2 (ja) | 半導体装置およびその製造方法 | |
KR100880187B1 (ko) | 반도체 장치용 기판 | |
JPH0691129B2 (ja) | 電極端子の相互接続方法および電気接続構造体の製造方法 | |
JPH0636579Y2 (ja) | テ−プキヤリア半導体装置 | |
JPH0590333A (ja) | フイルム実装型半導体装置 | |
GB2244864A (en) | Semiconductor device electrode pads | |
JPH0121566Y2 (ja) | ||
JPS6379332A (ja) | フイルムキヤリア | |
US5982025A (en) | Wire fixation structure | |
JP2755148B2 (ja) | 半導体装置 | |
JPH06103702B2 (ja) | 電極端子の相互接続方法及び電気接続構造体の製造方法 | |
JPH03191541A (ja) | リードフレーム | |
JPS58138A (ja) | ボンデイング装置 | |
JPH025416A (ja) | 半導体集積回路装置 | |
JPH02241043A (ja) | 回路基板の製造方法 | |
JPS62111439A (ja) | 半導体装置 | |
JPS61225891A (ja) | 半導体実装方法 | |
JPH05198614A (ja) | 半導体チップ,回路基板およびフェースダウンボンディング方法 | |
JPH04223361A (ja) | 電子部品搭載用基板 | |
JP2001176939A (ja) | フリップチップ実装評価装置 |