JPH0636579Y2 - テ−プキヤリア半導体装置 - Google Patents
テ−プキヤリア半導体装置Info
- Publication number
- JPH0636579Y2 JPH0636579Y2 JP1984102594U JP10259484U JPH0636579Y2 JP H0636579 Y2 JPH0636579 Y2 JP H0636579Y2 JP 1984102594 U JP1984102594 U JP 1984102594U JP 10259484 U JP10259484 U JP 10259484U JP H0636579 Y2 JPH0636579 Y2 JP H0636579Y2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- semiconductor device
- semiconductor element
- tape carrier
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 〈技術分野〉 本考案はテープキャリァ半導体装置に関し、特にリード
端子となる導体が表面に形成され、該導体にボンディン
グされた半導体素子を一定ピッチで支持するテープ上の
導体パターンの改良に関するものである。
端子となる導体が表面に形成され、該導体にボンディン
グされた半導体素子を一定ピッチで支持するテープ上の
導体パターンの改良に関するものである。
〈従来技術〉 金属板を利用するリードフレームの代りに、第４図に示
す如く長尺の絶縁テープ１を利用して該テープ面に銅箔
等の導体２を被着し、該銅箔をリード線状にエッチング
して半導体素子３を搭載するためのリード線支持用の基
板とする半導体装置が実用化されている。この種の半導
体装置は電卓等の各種電子機器に組込む場合、長尺のテ
ープ１を利用することにより、テープ上に搭載された多
数の半導体装置３を順次組立て位置に搬送して自動組立
てラインに供することができ、作業能率を著しく向上さ
せ得ることから広く利用されている。
す如く長尺の絶縁テープ１を利用して該テープ面に銅箔
等の導体２を被着し、該銅箔をリード線状にエッチング
して半導体素子３を搭載するためのリード線支持用の基
板とする半導体装置が実用化されている。この種の半導
体装置は電卓等の各種電子機器に組込む場合、長尺のテ
ープ１を利用することにより、テープ上に搭載された多
数の半導体装置３を順次組立て位置に搬送して自動組立
てラインに供することができ、作業能率を著しく向上さ
せ得ることから広く利用されている。
処で半導体装置は装置完成後に各種の試験が行われる
が、特に高温（例えば125℃）雰囲気下でバイアス電圧
を印加して行なうエージングテストでは、上記テープキ
ャリァ半導体装置は長尺のテープに搭載されていること
から、従来のリードフレーム型半導体装置で実施されて
いる如く、個々の半導体装置をソケット等に装着して行
なうことが難かしかった。
が、特に高温（例えば125℃）雰囲気下でバイアス電圧
を印加して行なうエージングテストでは、上記テープキ
ャリァ半導体装置は長尺のテープに搭載されていること
から、従来のリードフレーム型半導体装置で実施されて
いる如く、個々の半導体装置をソケット等に装着して行
なうことが難かしかった。
またこの種の半導体装置は絶縁フィルムを利用している
ことから、静電破壊に対する対策が必要になるが、従来
の装置ではテープをリールに巻き取る際にテープ間にス
ペーサを介挿し、該スペーサに導電性をもたせることに
よって静電荷の帯電を防止する方法がとられている。
ことから、静電破壊に対する対策が必要になるが、従来
の装置ではテープをリールに巻き取る際にテープ間にス
ペーサを介挿し、該スペーサに導電性をもたせることに
よって静電荷の帯電を防止する方法がとられている。
〈考案の目的〉 本考案は上記従来のテープキャリァ半導体装置の欠点を
除去し、簡単な構成を付加するのみで半導体素子のエー
ジング試験を可能にし、また保管時等においても静電破
壊から保護したテープキャリァ半導体装置を提供する。
除去し、簡単な構成を付加するのみで半導体素子のエー
ジング試験を可能にし、また保管時等においても静電破
壊から保護したテープキャリァ半導体装置を提供する。
〈実施例〉 第１図は本考案による一実施例を示す平面図で、長尺の
絶縁フィルムからなるテープ４に、半導体素子５とほぼ
同じ寸法の第１孔6,該第１孔６の周囲に、半導体素子５
をテープ１から切り離す際の作業を容易にすると共に、
後述する外部接続用リード端子を引き出すための第２孔
７が形成されている。テープ４の表面に被着された銅箔
はエッチングされ、上記第１孔６の周囲にインナーリー
ド8A、第２孔７内に延びたアウタリード8Bをもったリー
ド端子８が形成される。上記インナーリード8Aに半導体
素子５上のパッドを対向させて両者をボンディングする
ことにより、テープ４上のリード端子８にボンディング
された半導体装置が作製される。長尺テープ４には第１
孔6,第２孔７及びリード端子８のパターンが長手方向に
繰返して形成され、各リード端子に半導体素子がボンデ
ィングされる。上記半導体素子５に接続されたリード端
子８の内、電源用リード端子8C,8Dについては、テープ
上の単位領域内で終ることなく、テープの両側縁を利用
して夫々長方向に連続的に形成された連結用導体９によ
って互いに接続されている。該連結用導体９は上記リー
ド端子８と同一工程を利用して作製される。
絶縁フィルムからなるテープ４に、半導体素子５とほぼ
同じ寸法の第１孔6,該第１孔６の周囲に、半導体素子５
をテープ１から切り離す際の作業を容易にすると共に、
後述する外部接続用リード端子を引き出すための第２孔
７が形成されている。テープ４の表面に被着された銅箔
はエッチングされ、上記第１孔６の周囲にインナーリー
ド8A、第２孔７内に延びたアウタリード8Bをもったリー
ド端子８が形成される。上記インナーリード8Aに半導体
素子５上のパッドを対向させて両者をボンディングする
ことにより、テープ４上のリード端子８にボンディング
された半導体装置が作製される。長尺テープ４には第１
孔6,第２孔７及びリード端子８のパターンが長手方向に
繰返して形成され、各リード端子に半導体素子がボンデ
ィングされる。上記半導体素子５に接続されたリード端
子８の内、電源用リード端子8C,8Dについては、テープ
上の単位領域内で終ることなく、テープの両側縁を利用
して夫々長方向に連続的に形成された連結用導体９によ
って互いに接続されている。該連結用導体９は上記リー
ド端子８と同一工程を利用して作製される。
上記テープ４上にボンディングされた半導体素子５のエ
ージングテストに際しては、テープに支持された状態で
必要に応じて恒温槽に装填し、連結用導体９を介してエ
ージングのためのバイアス電圧が各素子に共通に印加さ
れる。上記連結用導体９はエージングテストの後、各半
導体素子について消費電力の測定等の電気的テストを実
行して良品，不良品等の判別を実施するべく、一旦各半
導体素子毎に分離される。即ち第２図に示す如く、連結
用導体９にパンチング加工により孔10を形成して電気的
に分離させる。電気的分離した状態でエージング効果を
含め各半導体素子の電気的テストが実行され、良，不良
が選び出される。上記電気的テストを終えた後、上記パ
ンチング加工孔10は第３図に示す如く半田等の導体11で
充填され、連結用導体９を再び電気的に接続する。該連
結用導体９によって素子の電位を共通に一定に保持する
ことができ、製造工程及び保管時等において半導体素子
が静電気によって破壊されることを防止する。
ージングテストに際しては、テープに支持された状態で
必要に応じて恒温槽に装填し、連結用導体９を介してエ
ージングのためのバイアス電圧が各素子に共通に印加さ
れる。上記連結用導体９はエージングテストの後、各半
導体素子について消費電力の測定等の電気的テストを実
行して良品，不良品等の判別を実施するべく、一旦各半
導体素子毎に分離される。即ち第２図に示す如く、連結
用導体９にパンチング加工により孔10を形成して電気的
に分離させる。電気的分離した状態でエージング効果を
含め各半導体素子の電気的テストが実行され、良，不良
が選び出される。上記電気的テストを終えた後、上記パ
ンチング加工孔10は第３図に示す如く半田等の導体11で
充填され、連結用導体９を再び電気的に接続する。該連
結用導体９によって素子の電位を共通に一定に保持する
ことができ、製造工程及び保管時等において半導体素子
が静電気によって破壊されることを防止する。
〈効果〉 以上本考案によれば、長尺テープに搭載された半導体素
子を電源用リード端子間で共通に接続することにより、
テープキャリァ半導体装置においてもエージングテスト
することができ、装置の品質管理がより一層確実なもの
になると共に、半導体装置を一定電位に保つことが容易
になり、静電破壊等から保護することができる。
子を電源用リード端子間で共通に接続することにより、
テープキャリァ半導体装置においてもエージングテスト
することができ、装置の品質管理がより一層確実なもの
になると共に、半導体装置を一定電位に保つことが容易
になり、静電破壊等から保護することができる。
第１図及び第２図は本考案による一実施例を示す平面
図、第３図は本考案による一実施例の断面図、第４図は
従来装置の平面図である。 4:テープ、5:半導体素子、8:リード端子、8C,8D:電源用
リード端子、9:連結用導体、10:パンチング加工孔、11:
導体
図、第３図は本考案による一実施例の断面図、第４図は
従来装置の平面図である。 4:テープ、5:半導体素子、8:リード端子、8C,8D:電源用
リード端子、9:連結用導体、10:パンチング加工孔、11:
導体
Claims (2)
- 【請求項１】長尺のテープ表面に被着されたリード導体
に半導体素子をボンディングしてなるテープキャリァ半
導体装置において、テープ上に搭載された各半導体素子
から導出された電源用リード端子が、テープ長手方向に
形成された連結用導体によって各半導体素子間で共通に
接続されてなることを特徴とするテープキャリァ半導体
装置。 - 【請求項２】前記連結用導体は、各半導体素子を単位に
一旦切断された部分が異なる導電材によって電気的接続
されてなることを特徴とする請求の範囲第１項記載のテ
ープキャリァ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984102594U JPH0636579Y2 (ja) | 1984-07-05 | 1984-07-05 | テ−プキヤリア半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984102594U JPH0636579Y2 (ja) | 1984-07-05 | 1984-07-05 | テ−プキヤリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6117752U JPS6117752U (ja) | 1986-02-01 |
| JPH0636579Y2 true JPH0636579Y2 (ja) | 1994-09-21 |
Family
ID=30661989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984102594U Expired - Lifetime JPH0636579Y2 (ja) | 1984-07-05 | 1984-07-05 | テ−プキヤリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636579Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0526746Y2 (ja) * | 1987-07-14 | 1993-07-07 | ||
| JPH0770561B2 (ja) * | 1989-07-21 | 1995-07-31 | 株式会社東芝 | 半導体装置 |
-
1984
- 1984-07-05 JP JP1984102594U patent/JPH0636579Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6117752U (ja) | 1986-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| JP3038553B2 (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
| US6087716A (en) | Semiconductor device package having a connection substrate with turned back leads and method thereof | |
| US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
| JPH0526746Y2 (ja) | ||
| US4839713A (en) | Package structure for semiconductor device | |
| KR960005966A (ko) | 반도체 장치와 그의 제조 및 실장방법 | |
| JP3482850B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0636579Y2 (ja) | テ−プキヤリア半導体装置 | |
| JPS61160946A (ja) | 半導体装置の接続構造体 | |
| JPH0714887A (ja) | フィルムキャリヤ及びその製造方法 | |
| US4945634A (en) | Assembly packaging method for sensor elements | |
| JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH05326648A (ja) | フィルムキャリアとこれを用いた半導体装置の製造方法 | |
| JP3199923B2 (ja) | 半導体装置およびその製造方法 | |
| JP2782870B2 (ja) | リードフレーム | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPH0590333A (ja) | フイルム実装型半導体装置 | |
| JP3055486B2 (ja) | ソケット | |
| JPS628019B2 (ja) | ||
| JPH04266036A (ja) | プラスチックパッケージされてなる半導体装置 | |
| JPH034032Y2 (ja) | ||
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| RU2168798C2 (ru) | Полупроводниковое устройство и способ его изготовления |