JPS61225891A - 半導体実装方法 - Google Patents
半導体実装方法Info
- Publication number
- JPS61225891A JPS61225891A JP60067592A JP6759285A JPS61225891A JP S61225891 A JPS61225891 A JP S61225891A JP 60067592 A JP60067592 A JP 60067592A JP 6759285 A JP6759285 A JP 6759285A JP S61225891 A JPS61225891 A JP S61225891A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- liquid resin
- substrate
- present
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時計をはじめ半導体を使う電子機器の半導体装
に関する。
に関する。
本発明は半導体と半導体を搭載する基板において半導体
電極部と基板のパターン部の導通を取ると共に半導体を
外気から遮断する構造に関する◇〔従来の技術〕 従来は半導体と基板との導通をとる方法として第２図（
、）の如くワイヤーボンディング法、第２図（６）の如
くギヤグポンディング法、７エイスダウン法、ビームリ
ード法などかありた〇 〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では基板面積も広く必要であり設備も大き
な機械を必要とする、工程も何工程も必要となる。そこ
で本発明はこのような問題点を解決するもので、その目
的とするところは磁石粒子入り液体樹脂を使った半導体
装を提供するところにある。
電極部と基板のパターン部の導通を取ると共に半導体を
外気から遮断する構造に関する◇〔従来の技術〕 従来は半導体と基板との導通をとる方法として第２図（
、）の如くワイヤーボンディング法、第２図（６）の如
くギヤグポンディング法、７エイスダウン法、ビームリ
ード法などかありた〇 〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では基板面積も広く必要であり設備も大き
な機械を必要とする、工程も何工程も必要となる。そこ
で本発明はこのような問題点を解決するもので、その目
的とするところは磁石粒子入り液体樹脂を使った半導体
装を提供するところにある。
本発明の半導体装は磁石粒子入り液体樹脂を使い半導体
電極部と回路基板パターンとの導通を磁石粒子により取
り液体樹脂で半導体を外気から保護する保護材とするこ
とを特徴とする。
電極部と回路基板パターンとの導通を磁石粒子により取
り液体樹脂で半導体を外気から保護する保護材とするこ
とを特徴とする。
本発明の上記構成によれば磁石粒子入り液体樹脂の磁石
粒子が半導体電極部と回路基板パターンの接点部の間に
入り込み磁石粒子が重なり合い半導体電極部から回路基
板のパターン部に導通をあたえることが出来るようにす
ると共に液体樹脂を熱等により硬化して半導体を外気よ
り保護するようにした〇 〔実施例〕 第１図は本発明の実施例における半導体装断面図である
０１は半導体、２は半導体ｔｆｄｊ部、６は磁石粒子、
４は液体樹脂、５はパターン部、６は基板である。第１
工程は基板６上に磁石粒子３がランダムに入った液体樹
脂４を印刷機などにより塗布する◎第２工程は上記実施
後半導体１を位置合せをしてのせる。第３工程は基板６
と半導体１が適度な距離をたもつように上下から機械的
応力を加える。上記により液体樹脂４の中にランダムに
入っている磁石粒子３が磁性により半導体電極部２とパ
ターン部５の間に集まり、半導体電極部２とパターン部
５は磁石粒子３をかいして為電気的につながる０と同時
に接着材４に熱などをあてて硬化させる、以上が本発明
の半導体装である＠第３図は本発明の平面図である。説
明については、第１図での説明した内容と同じである。
粒子が半導体電極部と回路基板パターンの接点部の間に
入り込み磁石粒子が重なり合い半導体電極部から回路基
板のパターン部に導通をあたえることが出来るようにす
ると共に液体樹脂を熱等により硬化して半導体を外気よ
り保護するようにした〇 〔実施例〕 第１図は本発明の実施例における半導体装断面図である
０１は半導体、２は半導体ｔｆｄｊ部、６は磁石粒子、
４は液体樹脂、５はパターン部、６は基板である。第１
工程は基板６上に磁石粒子３がランダムに入った液体樹
脂４を印刷機などにより塗布する◎第２工程は上記実施
後半導体１を位置合せをしてのせる。第３工程は基板６
と半導体１が適度な距離をたもつように上下から機械的
応力を加える。上記により液体樹脂４の中にランダムに
入っている磁石粒子３が磁性により半導体電極部２とパ
ターン部５の間に集まり、半導体電極部２とパターン部
５は磁石粒子３をかいして為電気的につながる０と同時
に接着材４に熱などをあてて硬化させる、以上が本発明
の半導体装である＠第３図は本発明の平面図である。説
明については、第１図での説明した内容と同じである。
第２図は従来の半導体装断面図である。第２図（ａ）は
ワイヤーボンディング法である。７は金線であり半導体
１とパターン５を電気的につないでいる。８はモールド
材である。第２図（６）はギヤグボンディング法であり
、１０はテープ状になった基板であり、９はパターンか
らつながっているフィンガーである。以上が実施例及び
従来例の説明である。
ワイヤーボンディング法である。７は金線であり半導体
１とパターン５を電気的につないでいる。８はモールド
材である。第２図（６）はギヤグボンディング法であり
、１０はテープ状になった基板であり、９はパターンか
らつながっているフィンガーである。以上が実施例及び
従来例の説明である。
本発明の実施すれば基板の小型化が図れ品質も向上する
。製造工程も工程数も減少し機械設備も減少する。以上
により大巾なコストダウンになる。
。製造工程も工程数も減少し機械設備も減少する。以上
により大巾なコストダウンになる。
本発明は半導体装に大巾に利用される可能性が大きい。
第１図（σ）及び第１図（６）は本発明の断面図、第２
図（α）及び第２図（ｂ）は従来の方法の断面図、第６
図は本発明の平面図である。 １・・・・・・半導体 ２・・・・・・半導体電極部 ３・・・・・・磁石粒子 ４・・・・・・液体樹脂 ５・・・・・・パターン ６・・・・・・基板 ７・・・・・・金線 ８・・・・・・モールド材 ９・・・・−・フィンガー １０・・・・−・テープ 以 上
図（α）及び第２図（ｂ）は従来の方法の断面図、第６
図は本発明の平面図である。 １・・・・・・半導体 ２・・・・・・半導体電極部 ３・・・・・・磁石粒子 ４・・・・・・液体樹脂 ５・・・・・・パターン ６・・・・・・基板 ７・・・・・・金線 ８・・・・・・モールド材 ９・・・・−・フィンガー １０・・・・−・テープ 以 上
Claims (4)
- （１）磁石粒子入り液体樹脂により半導体を基板上に実
装することを特徴とする半導体実装方法。 - （２）半導体の電極部表面を磁性体物質により構成する
ことによる特許請求の範囲第１項記載の半導体実装方法
。 - （３）半導体電極部と接する基板パターン部表面を磁性
体物質により構成することによる、特許請求の範囲第１
項記載の半導体実装方法。 - （４）磁石粒子入り液体樹脂は熱などにより硬化するこ
とを特徴とする半導体実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60067592A JPS61225891A (ja) | 1985-03-29 | 1985-03-29 | 半導体実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60067592A JPS61225891A (ja) | 1985-03-29 | 1985-03-29 | 半導体実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61225891A true JPS61225891A (ja) | 1986-10-07 |
Family
ID=13349332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60067592A Pending JPS61225891A (ja) | 1985-03-29 | 1985-03-29 | 半導体実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225891A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173436A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH03231492A (ja) * | 1990-02-06 | 1991-10-15 | Fujitsu Ltd | 電子部品リードのフットプリントへの接合方法 |
-
1985
- 1985-03-29 JP JP60067592A patent/JPS61225891A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173436A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH03231492A (ja) * | 1990-02-06 | 1991-10-15 | Fujitsu Ltd | 電子部品リードのフットプリントへの接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339473B1 (ko) | 수지 캡슐화된 반도체 장치용 기판, 수지 캡슐화된 반도체장치 및 이들의 제조방법 | |
| JPS6139741B2 (ja) | ||
| JPH0546930B2 (ja) | ||
| JPS5992556A (ja) | 半導体装置 | |
| JPH02237053A (ja) | 半導体チップの実装方法 | |
| JPS61225891A (ja) | 半導体実装方法 | |
| EP0357050A2 (en) | Assembly packing method for sensor element | |
| JPH0562727A (ja) | 異方導電性接続部材とその製造方法 | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JPH0212988A (ja) | フレキシブルプリント回路の接続方法 | |
| JPS6244851B2 (ja) | ||
| JP2782870B2 (ja) | リードフレーム | |
| JP2000133658A (ja) | 電子部品の製造方法 | |
| JPH0653266A (ja) | 半導体装置 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JPS6128318Y2 (ja) | ||
| JPH0276798A (ja) | 集積回路装置の製造方法 | |
| JPS6214698Y2 (ja) | ||
| JPH0432762Y2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| KR100257405B1 (ko) | 마이크로 비지에이 패키지 제조방법 | |
| JPS58204545A (ja) | Ｉｃの封止方法 | |
| JPH02241043A (ja) | 回路基板の製造方法 | |
| JPS5977231U (ja) | 半導体装置 | |
| JPS63236349A (ja) | 集積回路用フレ−ム基板成形治具 |