JPS58204545A - Ｉｃの封止方法 - Google Patents

Ｉｃの封止方法

Info

Publication number
JPS58204545A
JPS58204545A JP57088546A JP8854682A JPS58204545A JP S58204545 A JPS58204545 A JP S58204545A JP 57088546 A JP57088546 A JP 57088546A JP 8854682 A JP8854682 A JP 8854682A JP S58204545 A JPS58204545 A JP S58204545A
Authority
JP
Japan
Prior art keywords
chip
sealing
circuit board
resin
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57088546A
Other languages
English (en)
Inventor
Kenichi Yoshikawa
研一 吉川
Shingo Ichikawa
新吾 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP57088546A priority Critical patent/JPS58204545A/ja
Publication of JPS58204545A publication Critical patent/JPS58204545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はスクリーン印刷技術を応用したＩＣの封止方法
に関する。
従来回路基板上（・こワイヤーボンデングされたＩＣチ
ップの樹脂封止方法としては、ＩＣチップの周囲に耐重
枠を接着したのち、この耐重枠内に熱硬化性樹脂を滴斗
して硬化させる枠ポツテング方式や、ＩＣチップをボン
デングした回路基板を直接、成形型の内に入れ、トラン
スファー成形によって封Ｉ１−．するトランスファー成
形方式が採用されている。
しかし上記各封止方法にはそれぞれ一長一短があり、例
えば枠ポツテング方式の場合は特別の設備を必要とせず
、手軽に行なえるという利点があるが、回路基板上のＩ
Ｃチップ周囲にボノテング枠を接着するスペースを必要
とするため大きな封止形状となり電子腕時計のような小
型電子装置の旧市方法には適さず、又枠接着工程と樹脂
封止工程との２工程を必要とする等の欠点があり、又ト
ランスファー成形方式の場合は、封止形状が小さ《出来
るため小型電子装置の封止方法に適するが、トランスフ
ァー成形機及び成形型等の特別な設備を必要と１゛ると
ともに成形型内への回路基板の搬入、搬出等の工数を必
要とし、又トランスファー成形特有のパリ取り工程も必
要とする等、価格的に動くつくという欠点かある。封Ｉ
Ｆ形状が小さく、かつ廉価な封止構造が切望される電子
腕時計のような小型電子装置に於いては、枠ポツテング
方式、トランスファー成形方式のいすれも問題かあった
。
本発明の目的は上記観点にもとすき、封止形状が小さく
、かつ廉価であって、小型電子装置に適するＩＣの封止
方法を提供することにあり、その卯旨は、回路基板に形
成された凹部内にＩＣチップを載置するとともに該ｔＣ
チップと前記回路基板上に形成されたパターンをワイヤ
ーボンデングにて接続し、さらに前記ＩＣチップの上面
側に熱硬化性樹脂をスクリーン印刷して封止したことで
ある。
以下図面により本発明の一実施例を説明する。
第１図及び第２図は本発明に於けるＩＣの封止方法を示
す回路基板の封＋ｈ部の断面図であり、第１図は封止前
の状態、第２図は封＋ｈ後の状態を示す。
第１図に於いて１は回路基板でル〕す、１ａは回路基板
１−にに形成さねた回路パターン、１ｂは回路基板１に
設けらねたＩＣチップを収納するための孔部である。
２は回路基板１のメ５面に接着されたχ打基板であり、
前Ｍ［′、ｌす１路基板１の孔部１ｂと、裏打基板２に
より形成された凹部内にＩＣチップ６が載置され、該Ｉ
　Ｃチップ６の電極３ａと前記回路パターン１ａとか金
線４によりワイヤーボンデングされている。−に記構成
に於いて、ＩＣチップ６の厚さ４００μｍに対して回路
基板１の厚さを４５０〜５００μｍにすると、回路基板
１上に突出する金線４の高さは２５０〜３００μｍとな
る。
次に開口部５ａを形成したスクリーンマスク５を用し・
、開口部５ａを前記Ｉ　Ｃチップ３の１一方に位置させ
て封止樹脂６をスクリーン印刷することにより第２図に
示すごと（Ｉ　Ｃチップ６と金線４とを最小限のスペー
スにて完全に封止することが出来る。
前記封止樹脂６には、最近開発された粘度９Ｘ］０’Ｃ
ＰＳのエポキシ系高粘度樹脂を使用したため、その形状
保持性の大きさによって犬なる高さのスクリーン印刷が
可能となった。
７′。
又本発明に於ける′回路基板への凹部の形成方法として
は実施例に示した孔部と裏打基板とによる方法に限定さ
れるものではなく、回路基板に直接ザシイ加工等の方法
にて形成する等信の方法により形成された四部であって
も差支えな℃・ことはいうまでもなし・。
上記のごとく本発明によれば回路基板の凹部内にＩＣチ
ップを載ｉ°することによって可能な限りワイヤーの突
出高さを小さくするとともに高粘度で形状保持性の大き
い封止樹脂を用いてスクリ−ン印刷することにより、ワ
イヤーボンデングさＪまたＩＣを最小限のスペースで樹
脂封止することが出来るとともに、スクリーン印刷とい
う簡単な設備と作業によって行なうことが出来るため低
価格となり、電子腕時ｉｉ１等の小型電子装置に適した
ＩＣの封止方法、すｊりわち封止形状が小さく、かつ廉
価なＩＣの月１１．方法を提供することが可能となった
。
【図面の簡単な説明】
第１図及び弟２図は本発明に於けるＩＣの卦１止力法を
示す回り′６基板の封止部の断面図であり、第１図は封
止前の状７１１へ第２図は封止後の状態を示す。 １・・・・・・回路基板、 ２・・・・・・裏打基板、 ６・・・・・・ＩＣチップ、 ４・・・・・金線、 ５・・・・・・スクリーンマスク、 ６・・・・・・封止樹脂。

Claims (1)

    【特許請求の範囲】
  1. 回路基板に形成された凹部内にＩＣチップを載置すると
    ともに該ＩＣチップと前記回路基板上に形成されたパタ
    ーンをワイヤーボンデングにて接続し、さらに前記ＩＣ
    チップの上面側に熱硬化性樹脂をスクリーン印刷して封
    止したことを特徴とするＩＣの封止方法。
JP57088546A 1982-05-25 1982-05-25 Ｉｃの封止方法 Pending JPS58204545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57088546A JPS58204545A (ja) 1982-05-25 1982-05-25 Ｉｃの封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57088546A JPS58204545A (ja) 1982-05-25 1982-05-25 Ｉｃの封止方法

Publications (1)

Publication Number Publication Date
JPS58204545A true JPS58204545A (ja) 1983-11-29

Family

ID=13945847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57088546A Pending JPS58204545A (ja) 1982-05-25 1982-05-25 Ｉｃの封止方法

Country Status (1)

Country Link
JP (1) JPS58204545A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6624005B1 (en) Semiconductor memory cards and method of making same
US6110755A (en) Method for manufacturing semiconductor device
JP2001156217A (ja) 半導体装置の製造方法
TW365035B (en) Semiconductor device package having a board, manufacturing method thereof and stack package using the same
JPH0394431A (ja) 半導体装置およびその製造方法
JPS58204545A (ja) Ｉｃの封止方法
JP3148218B2 (ja) Ｉｃモジュール
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JPH0789280A (ja) Ｉｃモジュール
JPH1074887A (ja) 電子部品及びその製造方法
JPH04177753A (ja) 樹脂封止型半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100258351B1 (ko) 반도체패키지
KR20010036542A (ko) 볼 그리드 그레이 반도체 패키지용 정전 제거형 인쇄회로기판
US6383841B2 (en) Method for encapsulating with a fixing member to secure an electronic device
JPH11354664A (ja) 半導体装置
KR970002135B1 (ko) 반도체 장치 및 그 제조방법
JPS58204546A (ja) Ｉｃの封止方法
JPS62219531A (ja) 半導体集積回路装置
JP3119243B2 (ja) 樹脂封止型半導体装置
JPH0222886A (ja) 混成集積回路
JPH04159765A (ja) 混成集積回路装置
JPS58207643A (ja) Ｉｃの実装方法
JPS62208651A (ja) 半導体パツケ−ジ
JPS61225891A (ja) 半導体実装方法