JPH03173436A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03173436A JPH03173436A JP1313598A JP31359889A JPH03173436A JP H03173436 A JPH03173436 A JP H03173436A JP 1313598 A JP1313598 A JP 1313598A JP 31359889 A JP31359889 A JP 31359889A JP H03173436 A JPH03173436 A JP H03173436A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- wiring
- bumps
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000007747 plating Methods 0.000 abstract description 10
- 239000000956 alloy Substances 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、特に高周波用半導体装置に関す
るものである。
るものである。
従来の技術
情報通信の分野において、マイクロ波帯からミリ波帯へ
とより高い周波数への展開が図られている。これらの通
信機器用の半導体装置も高速化が図られ、その特性は著
しく向上している。特に、数ギガヘルツ以上の周波数帯
では、従来の半導体チップを樹脂封止したパッケージを
回路基板にはんだ付けする方法ではなく、伝送線路等を
形成した基板と半導体チップを金属フレームに直接固着
したモジュールが用いられる。その例を、第３図に示す
。同図（ａ）、 （ｂ）は上記モジュールの半導体チ
ップ近傍の断面図、同図（Ｃ）はそれを真上から見たと
きの構造図である。金属フレーム３上に、半導体チップ
１と絶縁性基板２が固着されている。上記半導体チップ
１の信号線はチップ配線１０とボンディングワイヤー３
０を介した基板配線２３とで形成され、接地線は、裏面
のチップメツキ１１によるチップバイアホール１２を介
して、チップ配線１０と金属フレーム３とで形成される
。この時上記基板配線２３は、上記絶縁性基板２の裏面
に形成された基板メツキ２１との間でマイクロストリッ
プ型の伝送線路を形成している。
とより高い周波数への展開が図られている。これらの通
信機器用の半導体装置も高速化が図られ、その特性は著
しく向上している。特に、数ギガヘルツ以上の周波数帯
では、従来の半導体チップを樹脂封止したパッケージを
回路基板にはんだ付けする方法ではなく、伝送線路等を
形成した基板と半導体チップを金属フレームに直接固着
したモジュールが用いられる。その例を、第３図に示す
。同図（ａ）、 （ｂ）は上記モジュールの半導体チ
ップ近傍の断面図、同図（Ｃ）はそれを真上から見たと
きの構造図である。金属フレーム３上に、半導体チップ
１と絶縁性基板２が固着されている。上記半導体チップ
１の信号線はチップ配線１０とボンディングワイヤー３
０を介した基板配線２３とで形成され、接地線は、裏面
のチップメツキ１１によるチップバイアホール１２を介
して、チップ配線１０と金属フレーム３とで形成される
。この時上記基板配線２３は、上記絶縁性基板２の裏面
に形成された基板メツキ２１との間でマイクロストリッ
プ型の伝送線路を形成している。
発明が解決しようとする課題
しかし上記のような構成では、半導体チップの電気的な
接続は、大きなりアクタンス成分をもつボンディングワ
イヤーによってなされるため、高い周波数においてイン
ピーダンスの変化を起こすという問題があった。また、
上記バイアホールは、半導体チップを薄くして穴あけを
し、チップメツキをすることによって形成されるため、
工程数の増加により半導体チップの歩留り低下、費用の
増加を生じた。
接続は、大きなりアクタンス成分をもつボンディングワ
イヤーによってなされるため、高い周波数においてイン
ピーダンスの変化を起こすという問題があった。また、
上記バイアホールは、半導体チップを薄くして穴あけを
し、チップメツキをすることによって形成されるため、
工程数の増加により半導体チップの歩留り低下、費用の
増加を生じた。
本発明は上記問題点を大きく改良するもので、ボンディ
ングワイヤーを用いずに高周波用半導体チップを接続す
る半導体装置を提供することを目的とする。
ングワイヤーを用いずに高周波用半導体チップを接続す
る半導体装置を提供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明の半導体装置は、マイ
クロストリップ型伝送線路ををする絶縁性基板と、上記
絶縁性基板上にバンプを介して電気的に接続された半導
体チップとからなる構成を何することを特徴とする。こ
の時、上記絶縁性基板と上記半導体チップとの物理的な
接続は、バンプ自身の合金化あるいは硬化型の樹脂によ
り行う。
クロストリップ型伝送線路ををする絶縁性基板と、上記
絶縁性基板上にバンプを介して電気的に接続された半導
体チップとからなる構成を何することを特徴とする。こ
の時、上記絶縁性基板と上記半導体チップとの物理的な
接続は、バンプ自身の合金化あるいは硬化型の樹脂によ
り行う。
作用
上記構成の半導体装置は、リアクタンス成分の小さいバ
ンプを用いて基板と半導体チップを接続するため、イン
ピーダンスの変化や損失を低く抑えることができ、高い
効率を有するモジュールを得ることができる。また、半
導体チップ側にバイアホールを形成しないので半導体チ
ップを薄くする必要もなく、さらにチップ面積や実装面
積、工程数も大幅に低減でき、歩留まりや量産性の向上
、費用の削減をも可能にする。
ンプを用いて基板と半導体チップを接続するため、イン
ピーダンスの変化や損失を低く抑えることができ、高い
効率を有するモジュールを得ることができる。また、半
導体チップ側にバイアホールを形成しないので半導体チ
ップを薄くする必要もなく、さらにチップ面積や実装面
積、工程数も大幅に低減でき、歩留まりや量産性の向上
、費用の削減をも可能にする。
実施例
以下、本発明の実施例を第１図から第２図に基づいて説
明する。
明する。
第１図は、本発明の第一の実施例における半導体装置を
示す構成図で、同図（ａ）は断面図、同図（ｂ）は上か
ら見たときの構造図である。
示す構成図で、同図（ａ）は断面図、同図（ｂ）は上か
ら見たときの構造図である。
金属フレーム３上に、バイアホール２２を介して裏面の
基板メツキ２１と接続された基板配線２０．２４と、基
板配線２３とを形成された絶縁性基板２を固着する。こ
の時、基板配線２３と上記基板メツキ２１はマイクロス
トリップ型の伝送線路を形成し、基板配線２３は信号線
、基板メツキ２１は接地線となる。上記基板配線２０．
２３゜２４上にバンプ５０を形成し、半導体チップ１の
表面を上記絶縁基板２側に向けて実装する。上記半導体
チップ１を圧着しながら熱を加えて上記バンプ５０とチ
ップ１の配線１０との表面を合金化させて、電気的およ
び物理的に接続する。以上により、本実施例による半導
体装置が完成する。
基板メツキ２１と接続された基板配線２０．２４と、基
板配線２３とを形成された絶縁性基板２を固着する。こ
の時、基板配線２３と上記基板メツキ２１はマイクロス
トリップ型の伝送線路を形成し、基板配線２３は信号線
、基板メツキ２１は接地線となる。上記基板配線２０．
２３゜２４上にバンプ５０を形成し、半導体チップ１の
表面を上記絶縁基板２側に向けて実装する。上記半導体
チップ１を圧着しながら熱を加えて上記バンプ５０とチ
ップ１の配線１０との表面を合金化させて、電気的およ
び物理的に接続する。以上により、本実施例による半導
体装置が完成する。
第２図は、本発明の第二の実施例における半導体装置を
示す構成図で、同図（ａ）は断面図、同図（ｂ）は上か
ら見たときの構造図である。
示す構成図で、同図（ａ）は断面図、同図（ｂ）は上か
ら見たときの構造図である。
第一の実施例との相違点は、第一の実施例ではバンプが
電気的、物理的接続の役割を果たすのに対し、本実施例
では、バンプ５・１は電気的接続のみを行い、物理的接
続は硬化型の樹脂４１が行う点である。従って、上記樹
脂４１が熱硬化型の場合は圧着しながら熱を加えて、光
硬化型の場合は圧着しながら光を照射して接続する。
電気的、物理的接続の役割を果たすのに対し、本実施例
では、バンプ５・１は電気的接続のみを行い、物理的接
続は硬化型の樹脂４１が行う点である。従って、上記樹
脂４１が熱硬化型の場合は圧着しながら熱を加えて、光
硬化型の場合は圧着しながら光を照射して接続する。
上記第一および第二の実施例において、バンプは半導体
チップ側に形成してもよい。
チップ側に形成してもよい。
また、絶縁性基板側のバイアホール形成は、従来より一
般に行われてきた構成であるので、そのために工程が増
えるということはない。
般に行われてきた構成であるので、そのために工程が増
えるということはない。
発明の効果
以上に記したように、本発明の構成の半導体装置は、ボ
ンディングワイヤーの代わりにリアクタンス成分の小さ
いバンプを用いて基板と半導体チップを接続するため、
インピーダンスの変化や損失を低く抑えることができ、
高い効率を有するモジュールを得ることができる。また
、半導体チップを薄膜化する必要もなく、さらにチップ
面積や実装面積、工程数も大幅に低減でき、歩留まりや
量産性の向上、費用の削減をも可能にする。
ンディングワイヤーの代わりにリアクタンス成分の小さ
いバンプを用いて基板と半導体チップを接続するため、
インピーダンスの変化や損失を低く抑えることができ、
高い効率を有するモジュールを得ることができる。また
、半導体チップを薄膜化する必要もなく、さらにチップ
面積や実装面積、工程数も大幅に低減でき、歩留まりや
量産性の向上、費用の削減をも可能にする。
第１図は本発明の第１の実施例による半導体装置を示す
もので（ａ）は平面図（ｂ）のＩ−Ｉ’線断面図、第２
図は本発明の第２の実施例による半導体装置を示すもの
で（ａ）は平面図（ｂ）の■−■”線断面図、第３図は
従来の半導体装置を示すもので（ａ）は平面図（Ｃ）の
ＩＩＩ−ＩＩＩ’線断面図、 （ｂ）は平面図（ｃ）の
ＩＶ−ＩＶ’線断面図である。 １・・・・・・半導体チップ、２・・・・・・絶縁性基
板、３・・・・・・金属フレーム、１０１ ・・・・・
・チップ配線、２０．２３．２４・・・・・・基板配線
、２１・・・・・・金属メツキ、２２・・・・・・基板
バイアホール、３０・旧・・ボンディングワイヤー ４
１・・・・・・樹脂、５０．５１・・・・・・バンプ。
もので（ａ）は平面図（ｂ）のＩ−Ｉ’線断面図、第２
図は本発明の第２の実施例による半導体装置を示すもの
で（ａ）は平面図（ｂ）の■−■”線断面図、第３図は
従来の半導体装置を示すもので（ａ）は平面図（Ｃ）の
ＩＩＩ−ＩＩＩ’線断面図、 （ｂ）は平面図（ｃ）の
ＩＶ−ＩＶ’線断面図である。 １・・・・・・半導体チップ、２・・・・・・絶縁性基
板、３・・・・・・金属フレーム、１０１ ・・・・・
・チップ配線、２０．２３．２４・・・・・・基板配線
、２１・・・・・・金属メツキ、２２・・・・・・基板
バイアホール、３０・旧・・ボンディングワイヤー ４
１・・・・・・樹脂、５０．５１・・・・・・バンプ。
Claims (3)
- （１）マイクロストリップ型伝送線路を有する絶縁性基
板と、上記基板上にバンプを介して物理的および電気的
に接続された半導体チップとからなる半導体装置。 - （２）マイクロストリップ型伝送線路を有する絶縁性基
板と、上記基板にバンプを介して電気的に接続されかつ
硬化型樹脂を介して物理的に接続された半導体チップと
を備えてなる半導体装置。 - （３）絶縁性基板に、バイアホールを備えることを特徴
とする特許請求の範囲第１項又は第２項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313598A JP2600403B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313598A JP2600403B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173436A true JPH03173436A (ja) | 1991-07-26 |
| JP2600403B2 JP2600403B2 (ja) | 1997-04-16 |
Family
ID=18043245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313598A Expired - Lifetime JP2600403B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600403B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436293A (en) * | 1978-04-05 | 1979-03-16 | Bristol Banyu Res Inst Ltd | Antiibacterial agent |
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61225891A (ja) * | 1985-03-29 | 1986-10-07 | セイコーエプソン株式会社 | 半導体実装方法 |
| JPS62281360A (ja) * | 1986-05-29 | 1987-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0234950A (ja) * | 1988-04-28 | 1990-02-05 | Seiko Epson Corp | 半導体素子の実装構造 |
| JPH02241044A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Works Ltd | 半導体素子の実装方法 |
-
1989
- 1989-12-01 JP JP1313598A patent/JP2600403B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436293A (en) * | 1978-04-05 | 1979-03-16 | Bristol Banyu Res Inst Ltd | Antiibacterial agent |
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61225891A (ja) * | 1985-03-29 | 1986-10-07 | セイコーエプソン株式会社 | 半導体実装方法 |
| JPS62281360A (ja) * | 1986-05-29 | 1987-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0234950A (ja) * | 1988-04-28 | 1990-02-05 | Seiko Epson Corp | 半導体素子の実装構造 |
| JPH02241044A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Works Ltd | 半導体素子の実装方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600403B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294897A (en) | Microwave IC package | |
| US7268426B2 (en) | High-frequency chip packages | |
| KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
| US6911734B2 (en) | Semiconductor device and electronic device | |
| JPH08321567A (ja) | 高周波集積回路装置およびその製造方法 | |
| JPS61274333A (ja) | 半導体装置 | |
| JP2003258142A (ja) | 半導体装置 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP4605887B2 (ja) | 実装用配線基板および半導体装置の実装構造 | |
| JPH03173436A (ja) | 半導体装置 | |
| US11784625B2 (en) | Packaging method and package structure for filter chip | |
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| JPH10125721A (ja) | 半導体装置 | |
| JP2836602B2 (ja) | モールド型半導体装置 | |
| JP2532126B2 (ja) | 導波路形フィルムキャリアおよびその端子接続方法 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JPH0936617A (ja) | 高周波モジュール | |
| JP3594771B2 (ja) | 半導体装置の実装構造 | |
| JP3879267B2 (ja) | 電子部品およびその製造方法 | |
| JPH05206606A (ja) | 回路基板間の端子接続構造 | |
| JP3274452B2 (ja) | 高周波回路用パッケージ及びその製造方法 | |
| JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JPH05206364A (ja) | 複合リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |