JPS62111439A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62111439A JPS62111439A JP60251074A JP25107485A JPS62111439A JP S62111439 A JPS62111439 A JP S62111439A JP 60251074 A JP60251074 A JP 60251074A JP 25107485 A JP25107485 A JP 25107485A JP S62111439 A JPS62111439 A JP S62111439A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- pad
- electrically
- deviation
- detecting electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関するものである。
従来の技術
半導体チップ上のボンディングバットとリードとをワイ
ヤで接続づる半導体装置において、チップ側にJ3ける
ライ1フポンドずれを検出できる41II造としで、た
とえば、第4図に示すような形状のものが知られている
。この装置は、ボンディングパッド1の周囲に一定間隔
を保って半導体基板(コレクタ)2と導通した検出電極
3が設けられた構造になっている。もしワイヤ4がボン
ディングパッド1からずれると、エミッタ5に接続され
たボンディングパッド1あるいはベース6に接続された
ボンディングパッド1がワイヤ4によって検出電極3と
短絡され、エミッタ・コレクタ間あるいはベース・コレ
クタ間の短絡として電気的に検出できるようになってい
る(特公昭45−21534号公報)。
ヤで接続づる半導体装置において、チップ側にJ3ける
ライ1フポンドずれを検出できる41II造としで、た
とえば、第4図に示すような形状のものが知られている
。この装置は、ボンディングパッド1の周囲に一定間隔
を保って半導体基板(コレクタ)2と導通した検出電極
3が設けられた構造になっている。もしワイヤ4がボン
ディングパッド1からずれると、エミッタ5に接続され
たボンディングパッド1あるいはベース6に接続された
ボンディングパッド1がワイヤ4によって検出電極3と
短絡され、エミッタ・コレクタ間あるいはベース・コレ
クタ間の短絡として電気的に検出できるようになってい
る(特公昭45−21534号公報)。
発明が解決しようとする問題点
しかしながら上記従来の構成では、検出電極3がもとも
と半導体基板2と導通しているために、たとえば、半導
体基板2にチップ表面から電位を供給するために半導体
基板導通して設(プられたボンディングパッドに対する
ワイヤボンドずれは、これを検出できない。また、エミ
ッタ・コレクタ間、ベース・コレクタ間の短絡が見出さ
れた場合、それがワイヤボンドずれによって生じたもの
か、ジャンクションの破壊によって生じたものか識別が
できない。また、高集積度の集積回路では、半導体基板
2上にポリシリコン、アルミニウム等の導体、シリコン
酸化物やシリコン窒化物などの絶縁口φを交互に重ねた
多層M4造になっており、表面から半導体基板2までの
多層構造の厚みは少なくとも2〜3μmに達するため、
表面に設けた検出電極3と半導体基板2との導通をとる
のは困難で、かつ、回路集積度を低下させるという問題
点があった。
と半導体基板2と導通しているために、たとえば、半導
体基板2にチップ表面から電位を供給するために半導体
基板導通して設(プられたボンディングパッドに対する
ワイヤボンドずれは、これを検出できない。また、エミ
ッタ・コレクタ間、ベース・コレクタ間の短絡が見出さ
れた場合、それがワイヤボンドずれによって生じたもの
か、ジャンクションの破壊によって生じたものか識別が
できない。また、高集積度の集積回路では、半導体基板
2上にポリシリコン、アルミニウム等の導体、シリコン
酸化物やシリコン窒化物などの絶縁口φを交互に重ねた
多層M4造になっており、表面から半導体基板2までの
多層構造の厚みは少なくとも2〜3μmに達するため、
表面に設けた検出電極3と半導体基板2との導通をとる
のは困難で、かつ、回路集積度を低下させるという問題
点があった。
問題点を解決するための手段
上記問題点を解決するため、本発明の半導体装置は、素
子表面の保護膜の開口部に露出したw数のボンディング
パッドと、前記各開口部の周辺の保護膜表面に形成され
てn?を記聞口部を包囲する検出電極と、これら検出電
極相互間を電気的に接続7Jる導体とを面えた構成とし
たものである。
子表面の保護膜の開口部に露出したw数のボンディング
パッドと、前記各開口部の周辺の保護膜表面に形成され
てn?を記聞口部を包囲する検出電極と、これら検出電
極相互間を電気的に接続7Jる導体とを面えた構成とし
たものである。
作用
上記構成によれば、検出電極に接続された導体とボンデ
ィングパッドにワイヤ接続されるリードとの間の導通に
よって、ワイヤボンドずれを電気的に検出できる。
ィングパッドにワイヤ接続されるリードとの間の導通に
よって、ワイヤボンドずれを電気的に検出できる。
実施例
以下、本発明の一実施例を第1図〜第3図に基づいて説
明する。
明する。
第1図(A)は本発明の一実施例における半導体装置の
ボンディングパッド及びその周辺の構造を示す平面図、
同図(B)は同所面図で、11はボンディングパッド、
12は半導体基板、13は検出電極、14は表面保護膜
、15はボンディングパッド11が露出した表面保護膜
14の開口部である。CVD等の方法で成膜された前記
表面保mv!14上に、前記開口部15を包囲するよう
に検出電極13が形成されている。この検出電極13の
材料としては、たとえば八λもしくはAQ金合金ど、素
子上の配線に用いられているものでよく、もちろん、こ
れらに限定されるものではない。検出電+fA13は、
CVD。
ボンディングパッド及びその周辺の構造を示す平面図、
同図(B)は同所面図で、11はボンディングパッド、
12は半導体基板、13は検出電極、14は表面保護膜
、15はボンディングパッド11が露出した表面保護膜
14の開口部である。CVD等の方法で成膜された前記
表面保mv!14上に、前記開口部15を包囲するよう
に検出電極13が形成されている。この検出電極13の
材料としては、たとえば八λもしくはAQ金合金ど、素
子上の配線に用いられているものでよく、もちろん、こ
れらに限定されるものではない。検出電+fA13は、
CVD。
蒸着、スパッタ法などで導体膜を付けた後、通常の写真
食刻法で所望のパターンを形成すればよい。
食刻法で所望のパターンを形成すればよい。
第2図は上記半導体装置のチップ上での検出電極のパタ
ーンを表わした平面図で、個々の開口部15周辺の表面
保護膜14表面に形成された検出電極13は、互いに電
気的に接続されている。各々の検出電極13相互間の接
続は、検出電極13と同一の導体層によって表面保護v
114上で行なってもよいし、表面保護膜14の下の別
の導体層を介して行なってもよい。いずれの場合も、検
出電極13と電気的に接続された導体層の一部により約
100μm平方のパッド16を形成し、少なくともその
一部をチップ表面に露出させておく。このようにすれば
ワイヤボンドずれを電気的にチェックしようとする際、
プローブが当てられる。ワイヤボンドずれの電気的検出
は、ワイヤボンドされたり一部17と、チップ表面に露
出しかつ検出電極13と導通しているパッド16との間
に、電源18と抵抗19と検流計20とを接続し、その
導通を調べる。全てのワイヤ21のワイヤボンドが21
aのように正常であれば、両者間に導通はないが、21
bのようなワイヤボンドずれがあれば、第3図にその断
面図を示ツJ:うに、ワイせ21のワイヤ端が周囲の検
出電極13と接触し、そのワイl721の他端が接続さ
れたり一部17と、検出電極13と電気的に接続された
パッド16とは導通状態となり、電気的にワイせボンド
ザれが検出される。この測定は、ワイヤボンド工程後、
樹脂封止■程前、あるいはキャップ封止工程前に行なえ
ばよい。
ーンを表わした平面図で、個々の開口部15周辺の表面
保護膜14表面に形成された検出電極13は、互いに電
気的に接続されている。各々の検出電極13相互間の接
続は、検出電極13と同一の導体層によって表面保護v
114上で行なってもよいし、表面保護膜14の下の別
の導体層を介して行なってもよい。いずれの場合も、検
出電極13と電気的に接続された導体層の一部により約
100μm平方のパッド16を形成し、少なくともその
一部をチップ表面に露出させておく。このようにすれば
ワイヤボンドずれを電気的にチェックしようとする際、
プローブが当てられる。ワイヤボンドずれの電気的検出
は、ワイヤボンドされたり一部17と、チップ表面に露
出しかつ検出電極13と導通しているパッド16との間
に、電源18と抵抗19と検流計20とを接続し、その
導通を調べる。全てのワイヤ21のワイヤボンドが21
aのように正常であれば、両者間に導通はないが、21
bのようなワイヤボンドずれがあれば、第3図にその断
面図を示ツJ:うに、ワイせ21のワイヤ端が周囲の検
出電極13と接触し、そのワイl721の他端が接続さ
れたり一部17と、検出電極13と電気的に接続された
パッド16とは導通状態となり、電気的にワイせボンド
ザれが検出される。この測定は、ワイヤボンド工程後、
樹脂封止■程前、あるいはキャップ封止工程前に行なえ
ばよい。
発明の効宋
以上述べたように本発明はよれば、基板電位供給パッド
におけるワイヤボンドずれも検出できる。
におけるワイヤボンドずれも検出できる。
またジャンクションを介さずに電気的測定ができるため
、ワイヤボンドずれによる導通かジャンクション破壊に
よる導通か混乱することがない。また検出電極と半導体
基板との接続を必要としないため、半導体基板上に積層
された多層膜が厚くても全く支障がないなど、いかなる
構造の半導体装置においても、ワイヤボンドずれの電気
的検出が容易に行なえる。
、ワイヤボンドずれによる導通かジャンクション破壊に
よる導通か混乱することがない。また検出電極と半導体
基板との接続を必要としないため、半導体基板上に積層
された多層膜が厚くても全く支障がないなど、いかなる
構造の半導体装置においても、ワイヤボンドずれの電気
的検出が容易に行なえる。
第1図(A)は本発明の一実施例にJ3ける半導体装置
のボンディングパッド及びその周辺の1を示す平面図、
同図(B)は(A)における■−■線に沿う断面図、第
2図は同半導体装置のチップ上における検出電極とそれ
らの接続状態及びワイヤポンド不良検出のための電気回
路を示す平面図、第3図は第2図におけるll−ff線
に沿う断面図、第4図(△)は従来の半導体装置におけ
るボンディングパッド及びその周辺の構造を示す平面図
、同図(B)は同断面図である。 11・・・ボンディングパッド、12・・・半導体基板
、13・・・検出電極、14・・・表面保護膜、15・
・・開口部、16・・・パッド 代理人 森 本 義 弘 1瑯1図 〔4ン (8ン 第2 図 2ρ /乙−ハ0シト 第3 図 第4図 (A)
のボンディングパッド及びその周辺の1を示す平面図、
同図(B)は(A)における■−■線に沿う断面図、第
2図は同半導体装置のチップ上における検出電極とそれ
らの接続状態及びワイヤポンド不良検出のための電気回
路を示す平面図、第3図は第2図におけるll−ff線
に沿う断面図、第4図(△)は従来の半導体装置におけ
るボンディングパッド及びその周辺の構造を示す平面図
、同図(B)は同断面図である。 11・・・ボンディングパッド、12・・・半導体基板
、13・・・検出電極、14・・・表面保護膜、15・
・・開口部、16・・・パッド 代理人 森 本 義 弘 1瑯1図 〔4ン (8ン 第2 図 2ρ /乙−ハ0シト 第3 図 第4図 (A)
Claims (1)
- 1、素子表面の保護膜の開口部に露出した複数のボンデ
ィングパッドと、前記各開口部の周辺の保護膜表面に形
成されて前記開口部を包囲する検出電極と、これら検出
電極相互間を電気的に接続する導体とを備えた半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60251074A JPS62111439A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60251074A JPS62111439A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62111439A true JPS62111439A (ja) | 1987-05-22 |
Family
ID=17217242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60251074A Pending JPS62111439A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62111439A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007029307A (ja) * | 2005-07-25 | 2007-02-08 | Noritz Corp | キャビネット |
JP2007252743A (ja) * | 2006-03-24 | 2007-10-04 | Hitachi Housetec Co Ltd | 昇降式キャビネット |
-
1985
- 1985-11-08 JP JP60251074A patent/JPS62111439A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007029307A (ja) * | 2005-07-25 | 2007-02-08 | Noritz Corp | キャビネット |
JP2007252743A (ja) * | 2006-03-24 | 2007-10-04 | Hitachi Housetec Co Ltd | 昇降式キャビネット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4244002A (en) | Semiconductor device having bump terminal electrodes | |
US5900643A (en) | Integrated circuit chip structure for improved packaging | |
US5923048A (en) | Semiconductor integrated circuit device with test element | |
JPS62111439A (ja) | 半導体装置 | |
JPH0645504A (ja) | 半導体装置 | |
JPS6220707B2 (ja) | ||
JP2001284394A (ja) | 半導体素子 | |
JPS62183134A (ja) | 半導体装置 | |
JPS62237737A (ja) | 半導体集積回路装置 | |
JPH025416A (ja) | 半導体集積回路装置 | |
JPH0511660B2 (ja) | ||
JPH01319956A (ja) | 半導体集積回路 | |
JP2781688B2 (ja) | 半導体装置 | |
JP2776569B2 (ja) | 半導体装置 | |
JPS617638A (ja) | 半導体装置 | |
JPH02114543A (ja) | 半導体装置 | |
JPH06283659A (ja) | 半導体装置 | |
JPS63283138A (ja) | 半導体装置 | |
KR20030032465A (ko) | 플립 칩 패드 및 그 제조방법 | |
JPS63169746A (ja) | 半導体装置 | |
JPH0230139A (ja) | 半導体集積回路装置 | |
JPH042130A (ja) | 半導体装置 | |
JPS62237738A (ja) | 半導体集積回路装置 | |
JPH05198614A (ja) | 半導体チップ,回路基板およびフェースダウンボンディング方法 | |
JPH01143237A (ja) | 半導体装置 |