JPS63283138A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63283138A JPS63283138A JP11923587A JP11923587A JPS63283138A JP S63283138 A JPS63283138 A JP S63283138A JP 11923587 A JP11923587 A JP 11923587A JP 11923587 A JP11923587 A JP 11923587A JP S63283138 A JPS63283138 A JP S63283138A
- Authority
- JP
- Japan
- Prior art keywords
- well
- semiconductor substrate
- bonding pad
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は例えばＭＯ８半導体装置における特性不良等
の防止ができるボンディングパッド部分の構造を備えた
半導体装置に関するものである。
の防止ができるボンディングパッド部分の構造を備えた
半導体装置に関するものである。
半導体装置においては、半導体内部と外部とで信号等の
授受を行うためのワイヤボンディング用のパッドが必ず
必要である。
授受を行うためのワイヤボンディング用のパッドが必ず
必要である。
第２図は従来のＭＯ８半導体装置のボンディングパッド
部分の断面図である。同図に示すように、半導体基板１
上に絶縁膜となるフィールド酸化膜２が積層して形成さ
れ、この上に平坦化のための絶縁物層３が積層して形成
される。絶縁物層３により平坦化を行うのは、半導体装
置の製造プロセス工程中で生じた表面の凹凸を残した現
状で配線等を行うと断線する等の問題が発生するためで
ある。こうして平坦化された絶縁物層３上に、アルミボ
ンディングパッド４が形成されるとともにこのボンディ
ングパッド４を避けて半導体表面を保護するためのパッ
シベーション膜５が積層して形成される。そしてこの半
導体チップ上のボンディングパッド４とリードフレーム
（図示省略）に金線等のワイヤ（図示省略）が接続され
、それがパッケージ内のフレームパターンを通してパッ
ケージ外のリードと接続される。
部分の断面図である。同図に示すように、半導体基板１
上に絶縁膜となるフィールド酸化膜２が積層して形成さ
れ、この上に平坦化のための絶縁物層３が積層して形成
される。絶縁物層３により平坦化を行うのは、半導体装
置の製造プロセス工程中で生じた表面の凹凸を残した現
状で配線等を行うと断線する等の問題が発生するためで
ある。こうして平坦化された絶縁物層３上に、アルミボ
ンディングパッド４が形成されるとともにこのボンディ
ングパッド４を避けて半導体表面を保護するためのパッ
シベーション膜５が積層して形成される。そしてこの半
導体チップ上のボンディングパッド４とリードフレーム
（図示省略）に金線等のワイヤ（図示省略）が接続され
、それがパッケージ内のフレームパターンを通してパッ
ケージ外のリードと接続される。
従来の半導体装置におけるボンディングパッド部分は以
上のように構成されているので、ワイヤボンディング時
の機械的等のショックあるいは過大なサージ電圧の印加
等により、フィールド酸化膜２や絶縁物層３に割れ等の
特性不良が発生することがある。そのため、アルミボン
ディングパッド４と半導体基板１との間でリークを起こ
し、半導体装置としての特性不良を起こしたり、あるい
は動作不能になったりする等の問題点があった。
上のように構成されているので、ワイヤボンディング時
の機械的等のショックあるいは過大なサージ電圧の印加
等により、フィールド酸化膜２や絶縁物層３に割れ等の
特性不良が発生することがある。そのため、アルミボン
ディングパッド４と半導体基板１との間でリークを起こ
し、半導体装置としての特性不良を起こしたり、あるい
は動作不能になったりする等の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、機械的、電気的ストレスに対して特性不良や
動作不能を起こしにくい半導体装置を得ることを目的と
する。
たもので、機械的、電気的ストレスに対して特性不良や
動作不能を起こしにくい半導体装置を得ることを目的と
する。
この発明に係る半導体装置は半導体基板内のボンディン
グパッドに対応した位置に基板とは逆導電型のウェルを
形成したものである。
グパッドに対応した位置に基板とは逆導電型のウェルを
形成したものである。
〔作用〕
この発明においては、半導体基板とウェルとがＰ−Ｎ接
合あるいはＮ−Ｐ接合を形成しているので、ボンディン
グパッドとウェルとがリークを起こしてもボンディング
パッドと半導体基板との間に電流が流れるのを防止し、
半導体装置の特性不良あるいは動作不能を防止する。
合あるいはＮ−Ｐ接合を形成しているので、ボンディン
グパッドとウェルとがリークを起こしてもボンディング
パッドと半導体基板との間に電流が流れるのを防止し、
半導体装置の特性不良あるいは動作不能を防止する。
第１図はこの発明の一実施例を示す断面図であり、１〜
５は上記従来装置と全く同一のものである。この半導体
装置においては、アルミボンディングパッド４に対応し
てウェル６が形成されており、半導体基板１とは逆導電
型である。
５は上記従来装置と全く同一のものである。この半導体
装置においては、アルミボンディングパッド４に対応し
てウェル６が形成されており、半導体基板１とは逆導電
型である。
半導体基板１がＰ型でウェル６がＮ型の場合、半導体基
板１は０■に保持されている。したがって、この半導体
装置において機械的、電気的ストレスによってフィール
ド酸化膜２や絶縁物層３に割れ等の特性不良が発生し、
これによりアルミボンディングパッド４とウェル６とが
リークを起したとしても、ウェル６にかかる電圧はＯ〜
５Ｖであるので、半導体基板１とウェル６とで構成され
たＰ−Ｎ接合において逆方向にしか電圧がかからないた
めに電流は流れない。
板１は０■に保持されている。したがって、この半導体
装置において機械的、電気的ストレスによってフィール
ド酸化膜２や絶縁物層３に割れ等の特性不良が発生し、
これによりアルミボンディングパッド４とウェル６とが
リークを起したとしても、ウェル６にかかる電圧はＯ〜
５Ｖであるので、半導体基板１とウェル６とで構成され
たＰ−Ｎ接合において逆方向にしか電圧がかからないた
めに電流は流れない。
一方、半導体基板１がＮ型でウェル６がＰ型の場合、半
導体基板１は５Ｖに保持されている。したがって、この
半導体装置において機械的、電気的ストレスによってフ
ィールド酸化膜２や絶縁物ＷＪ３に割れ等の特性不良が
発生し、これによりアルミボンディングパッド４とウェ
ル６とがリークを起こしたとしても、ウェル６にかかる
電圧は０〜５■であるので、半導体基板１とウェル６と
で構成されたＮ−ＰＩ３合において逆方向にしか電圧が
かからないために電流は流れない。
導体基板１は５Ｖに保持されている。したがって、この
半導体装置において機械的、電気的ストレスによってフ
ィールド酸化膜２や絶縁物ＷＪ３に割れ等の特性不良が
発生し、これによりアルミボンディングパッド４とウェ
ル６とがリークを起こしたとしても、ウェル６にかかる
電圧は０〜５■であるので、半導体基板１とウェル６と
で構成されたＮ−ＰＩ３合において逆方向にしか電圧が
かからないために電流は流れない。
したがって、機械的、Ｗ１気的ストレスによってフィー
ルド酸化ＷＡ２や絶縁物層３に割れ等の特性不良が発生
しても半導体装置の特性不良や動作不能を防止できる。
ルド酸化ＷＡ２や絶縁物層３に割れ等の特性不良が発生
しても半導体装置の特性不良や動作不能を防止できる。
なお、この実施例では絶縁体としてフィールド酸化膜を
含む絶縁層を例にとり説明したが、他の絶縁体を用いて
も同様の効果が得られる。
含む絶縁層を例にとり説明したが、他の絶縁体を用いて
も同様の効果が得られる。
この発明は以上説明したとおり、半導体基板内にボンデ
ィングパッドに対応し基板とは逆導電型のウェルを形成
したことにより、半導体装置の特性不良や動作不能を防
止する効果がある。
ィングパッドに対応し基板とは逆導電型のウェルを形成
したことにより、半導体装置の特性不良や動作不能を防
止する効果がある。
第１図はこの発明の一実施例を示す断面図、第２図は従
来のＭＯ８半導体装置のボンディングパッド部分の断面
図である。 図において、１は半導体基板、２はフィールド酸化膜、
３は絶縁物層、４はアルミボンディングパッド、５はパ
ッシベーション膜、６はウェルである。 なお、各図中同一符号は同一または相当部分を示す。
来のＭＯ８半導体装置のボンディングパッド部分の断面
図である。 図において、１は半導体基板、２はフィールド酸化膜、
３は絶縁物層、４はアルミボンディングパッド、５はパ
ッシベーション膜、６はウェルである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- （１）半導体基板上に絶縁層を介してボンディングパッ
ドを形成した半導体装置において、前記半導体基板内の
前記ボンディングパッドに対応する上層部領域に、基板
とは逆導電型のウェルを形成したことを特徴とする半導
体装置。 - （２）前記絶縁層が、フィールド酸化膜を含む特許請求
の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923587A JPS63283138A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923587A JPS63283138A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283138A true JPS63283138A (ja) | 1988-11-21 |
Family
ID=14756306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11923587A Pending JPS63283138A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103765A (ja) * | 2007-12-28 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7485972B2 (en) | 2005-02-21 | 2009-02-03 | Panasonic Corporation | Semiconductor device |
-
1987
- 1987-05-15 JP JP11923587A patent/JPS63283138A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7485972B2 (en) | 2005-02-21 | 2009-02-03 | Panasonic Corporation | Semiconductor device |
| JP2008103765A (ja) * | 2007-12-28 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4726888B2 (ja) * | 2007-12-28 | 2011-07-20 | パナソニック株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084752A (en) | Semiconductor device having bonding pad comprising buffer layer | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPS5992556A (ja) | 半導体装置 | |
| JPS63283138A (ja) | 半導体装置 | |
| KR930011456B1 (ko) | 반도체장치 | |
| JPS61292947A (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| TWI597807B (zh) | 無基板之晶片封裝構造 | |
| JPH0521654A (ja) | 半導体デバイス | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH06349875A (ja) | 半導体装置 | |
| JPH01143237A (ja) | 半導体装置 | |
| JP2023141400A (ja) | 半導体装置 | |
| KR20010039902A (ko) | 칩·온·칩 구조의 반도체장치 | |
| JPH0462948A (ja) | 半導体装置 | |
| JP2704085B2 (ja) | 半導体装置 | |
| JPS63310141A (ja) | 半導体装置 | |
| JPH027447A (ja) | 樹脂封止型半導体装置 | |
| JPS62193264A (ja) | 樹脂封止型半導体装置 | |
| JPS62111439A (ja) | 半導体装置 | |
| JPH0268944A (ja) | 半導体装置 | |
| JPS63198339A (ja) | 半導体装置 | |
| JPH045828A (ja) | 半導体装置 | |
| KR20000040322A (ko) | 반도체패키지 |