JPH045828A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH045828A JPH045828A JP10696990A JP10696990A JPH045828A JP H045828 A JPH045828 A JP H045828A JP 10696990 A JP10696990 A JP 10696990A JP 10696990 A JP10696990 A JP 10696990A JP H045828 A JPH045828 A JP H045828A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- protective film
- polyimide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000004642 Polyimide Substances 0.000 claims abstract description 21
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の保護膜に関し、特に半導体封止装
置からの機械的応力を緩和する半導体装置の保護膜に関
する。
置からの機械的応力を緩和する半導体装置の保護膜に関
する。
第３図は従来の半導体装置のチップ平面図であり、第４
図は第３図のＡ−Ａ’に沿った縦断面図である。従来の
半導体装置ではポリイミドからなる表面保護膜１３が第
３図に示す様に通常、ボンディンダパット１及びスクラ
イブ領域２を除い、てチップ表面全面に形成されており
、また、このポリイミドからなる表面保護膜１３は第４
図に示す様にソース電極１１（通常アルミニウム）及び
ＥＱＲ電極１４（通常アルミニウム）の上に直接形成さ
れていた（例えば特公平１−１７２６２号公報、特開昭
６３−２０４７４９号公報）。
図は第３図のＡ−Ａ’に沿った縦断面図である。従来の
半導体装置ではポリイミドからなる表面保護膜１３が第
３図に示す様に通常、ボンディンダパット１及びスクラ
イブ領域２を除い、てチップ表面全面に形成されており
、また、このポリイミドからなる表面保護膜１３は第４
図に示す様にソース電極１１（通常アルミニウム）及び
ＥＱＲ電極１４（通常アルミニウム）の上に直接形成さ
れていた（例えば特公平１−１７２６２号公報、特開昭
６３−２０４７４９号公報）。
このポリイミドからなる表面保護膜１３は半導体装置の
耐湿性向上、封止樹脂からの応力の緩和に重要な役割を
していた。
耐湿性向上、封止樹脂からの応力の緩和に重要な役割を
していた。
この従来の半導体装置ではポリイミドからなる表面保護
膜１３はソース電極１１（通常アルミニウム）及びＥＱ
Ｒ電極１４（通常アルミニウム）上に直接的に形成され
ているため、ポリイミドからなる表面保護膜１３と密着
性の良いソース電極１１及びＥＱＲ電極１４は封止樹脂
からの応力を受はポリイミドからなる表面保護膜１３と
一緒に動き、やがては互いに接触しショートしてしまう
という問題があった。（通常ソース電極１１はアース電
位、ＥＱＲ電極１４はドレイン電極１４と同電位でバイ
アス電位となっているため）これは特に高熱伝導度タイ
プの樹脂（熱伝導率λ〉３０ ｘ １０−’ｃａｌ／ｃ
ｍ−ｓｅｃ・℃）のもので著しく温度サイクル試験（−
６５°〜２５°〜１５０°を１サイクルとする）ではチ
ップサイズが約４ ｍｍ口の場合、約２００サイクル程
度でショート不良が発生していた。
膜１３はソース電極１１（通常アルミニウム）及びＥＱ
Ｒ電極１４（通常アルミニウム）上に直接的に形成され
ているため、ポリイミドからなる表面保護膜１３と密着
性の良いソース電極１１及びＥＱＲ電極１４は封止樹脂
からの応力を受はポリイミドからなる表面保護膜１３と
一緒に動き、やがては互いに接触しショートしてしまう
という問題があった。（通常ソース電極１１はアース電
位、ＥＱＲ電極１４はドレイン電極１４と同電位でバイ
アス電位となっているため）これは特に高熱伝導度タイ
プの樹脂（熱伝導率λ〉３０ ｘ １０−’ｃａｌ／ｃ
ｍ−ｓｅｃ・℃）のもので著しく温度サイクル試験（−
６５°〜２５°〜１５０°を１サイクルとする）ではチ
ップサイズが約４ ｍｍ口の場合、約２００サイクル程
度でショート不良が発生していた。
本発明の半導体装置は上述した問題点を解決するために
ソース電極１１及びＥＱＲ電極１４とポリイミドからな
る表面保護膜１３との間にポリイミドからなる表面保護
膜１３と密着性のあまり良くない酸化膜よりなる第２の
表面保護膜１２を有している。
ソース電極１１及びＥＱＲ電極１４とポリイミドからな
る表面保護膜１３との間にポリイミドからなる表面保護
膜１３と密着性のあまり良くない酸化膜よりなる第２の
表面保護膜１２を有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体装置のチップ平面図
である。酸化膜よりなる表面保護膜１２及びポリイミド
よりなる表面保護膜１３は従来技術と同様ボンディング
パラ）１．１’及びスクライブ領域２を除いてチップ全
面に形成されている。
である。酸化膜よりなる表面保護膜１２及びポリイミド
よりなる表面保護膜１３は従来技術と同様ボンディング
パラ）１．１’及びスクライブ領域２を除いてチップ全
面に形成されている。
第２図は第１図のＡ−Ａ’に沿う縦断面図であり、Ｎチ
ャネルの縦型ＭＯ８ＦＥＴの場合の例である。
ャネルの縦型ＭＯ８ＦＥＴの場合の例である。
Ｎ＋ドレイン基板３．Ｎ−ドレイン基板４よりなる半導
体基板にフィールド酸化膜５．ゲート酸化膜６．ゲート
電極７．チャネルを形成するＰベース８．Ｎ＋ンース９
２層間絶縁膜１０．ソース電極１１及びＥＱＲ電極１４
を順次形成した後酸化膜よりなる表面保護膜１２をＣＶ
Ｄあるいはりフローにより形成する。表面保護膜１２は
ノンドープあるいはドープされた酸化膜のどちらでも良
くＰＳＧ （！Ｊンガラス）の場合は耐湿性の点から８
モル以下のものが好ましく通常は４モル程度のものが使
われる。また厚さはクラック防止の点から２μｍ以下が
好ましく通常は０．５μｍ程度のものが使われる。この
後さらにポリイミドよりなる表面保護膜１３がスピンナ
ー等により塗布される。
体基板にフィールド酸化膜５．ゲート酸化膜６．ゲート
電極７．チャネルを形成するＰベース８．Ｎ＋ンース９
２層間絶縁膜１０．ソース電極１１及びＥＱＲ電極１４
を順次形成した後酸化膜よりなる表面保護膜１２をＣＶ
Ｄあるいはりフローにより形成する。表面保護膜１２は
ノンドープあるいはドープされた酸化膜のどちらでも良
くＰＳＧ （！Ｊンガラス）の場合は耐湿性の点から８
モル以下のものが好ましく通常は４モル程度のものが使
われる。また厚さはクラック防止の点から２μｍ以下が
好ましく通常は０．５μｍ程度のものが使われる。この
後さらにポリイミドよりなる表面保護膜１３がスピンナ
ー等により塗布される。
この表面保護膜１３は応力緩和とウェハー面内の均一性
の点から１μｍ〜２０μｍの厚さのものが好ましく通常
は４μｍ程度のものが使われる。
の点から１μｍ〜２０μｍの厚さのものが好ましく通常
は４μｍ程度のものが使われる。
この後ＰＲ工程によりポンデイングパツド１゜１′及び
スクライブ領域２の部分がエツチングされ、裏面にドレ
イン電極１４が形成されて半導体素子が完成する。
スクライブ領域２の部分がエツチングされ、裏面にドレ
イン電極１４が形成されて半導体素子が完成する。
以上、Ｎｃｈの縦型ＭＯ８ＦＥＴの場合について説明し
たが本発明は容易にＰｃｈの縦型ＭＯ８ＦＥＴあるいは
バイポーラトランジスタ、サイリスタ等のパワー半導体
装置に適用できる。
たが本発明は容易にＰｃｈの縦型ＭＯ８ＦＥＴあるいは
バイポーラトランジスタ、サイリスタ等のパワー半導体
装置に適用できる。
本発明によればポリイミドからなる表面保護膜１３は酸
化膜よりなる表面保護膜１２と密着性が悪いため封止樹
脂からの応力はポリイミドからなる表面保護膜１３のす
べりとして吸収されソース電極１１．ＥＱＲ電極１４に
伝わらないため、ソース電極１１及びＥＱＲ電極１４は
動かず接触によりショート不良は大幅に低減できる。
化膜よりなる表面保護膜１２と密着性が悪いため封止樹
脂からの応力はポリイミドからなる表面保護膜１３のす
べりとして吸収されソース電極１１．ＥＱＲ電極１４に
伝わらないため、ソース電極１１及びＥＱＲ電極１４は
動かず接触によりショート不良は大幅に低減できる。
以上説明したように本発明は素子の表面にポリイミドよ
りなる表面保護膜１３と密着性のあまり良くない酸化膜
よりなる表面保護膜１２とポリイミドよりなる表面保護
膜１３とを有しているため封止樹脂の応力を表面保護膜
１３の横ずれにより吸収でき、ソース電極１１及びＥＱ
Ｒ電極１４は動きにくくなるため接触によるショート不
良を大幅に低減できる効果を有する。
りなる表面保護膜１３と密着性のあまり良くない酸化膜
よりなる表面保護膜１２とポリイミドよりなる表面保護
膜１３とを有しているため封止樹脂の応力を表面保護膜
１３の横ずれにより吸収でき、ソース電極１１及びＥＱ
Ｒ電極１４は動きにくくなるため接触によるショート不
良を大幅に低減できる効果を有する。
チップサイズが約４ｍｍ０Ｉ７）Ｎｃｈ縦型半導体装置
で従来技術（ポリイミド４μｍ）と本発明（４モルＰ
Ｓ Ｇ ０．５μ＋ポリイミド４μｍ）の温度サイクル
（−６５°〜２５°〜１５０℃を１サイクル）を実施し
た所、従来技術のＮｃｈ縦型半導体装置では２００サイ
クルで４Ｐ（ショート）／４０Ｐ（試験数）であったの
に対し本発明を適用した縦型半導体装置では５００サイ
クルで不良発生はなく、不良発生サイクル数は２倍以上
改善できた（熱伝導率λ＝ ５０〜６０ Ｘ １０ ’
ｃａｌ／ｃｍ−ｓｅｃ・’Ｃの高熱伝導度タイプの樹脂
の場合）。
で従来技術（ポリイミド４μｍ）と本発明（４モルＰ
Ｓ Ｇ ０．５μ＋ポリイミド４μｍ）の温度サイクル
（−６５°〜２５°〜１５０℃を１サイクル）を実施し
た所、従来技術のＮｃｈ縦型半導体装置では２００サイ
クルで４Ｐ（ショート）／４０Ｐ（試験数）であったの
に対し本発明を適用した縦型半導体装置では５００サイ
クルで不良発生はなく、不良発生サイクル数は２倍以上
改善できた（熱伝導率λ＝ ５０〜６０ Ｘ １０ ’
ｃａｌ／ｃｍ−ｓｅｃ・’Ｃの高熱伝導度タイプの樹脂
の場合）。
第１図は本発明の一実施例のチップ平面図、第２図は第
１図のＡ−Ａ’に沿う縦断面図でありＮｃｈ縦型ＭＯ８
ＦＥＴの場合の例である。 第３図は従来技術のチップ平面図、第４図は第３図のＡ
−Ａ’に沿う縦断面図でありＮ ｃ ｈ縦型ＭＯ８ＦＥ
Ｔの場合の例である。 １・・・・・・ボンディングパラ） （１’も）、２・
スクライブ領域、３・・・・・・Ｎ＋ドレイン基板、４
・・・・・・Ｎ−ドレイン基板、５・・・・・・フィー
ルド酸化膜、６・・・・・・ゲート酸化膜、７・・・・
・・ゲート電極、８・・・・・Ｐベース、９・・・・・
・Ｎ＋ソース、１０・・・・・・層間絶縁膜、１１・・
・・・・ソース電極、１２・・・・・・保護膜（酸化膜
）、１３・・・・・・保護膜（ポリイミド）、１４・・
・・・・ＥＱＲ電極。 代理人 弁理士 内 原 晋
１図のＡ−Ａ’に沿う縦断面図でありＮｃｈ縦型ＭＯ８
ＦＥＴの場合の例である。 第３図は従来技術のチップ平面図、第４図は第３図のＡ
−Ａ’に沿う縦断面図でありＮ ｃ ｈ縦型ＭＯ８ＦＥ
Ｔの場合の例である。 １・・・・・・ボンディングパラ） （１’も）、２・
スクライブ領域、３・・・・・・Ｎ＋ドレイン基板、４
・・・・・・Ｎ−ドレイン基板、５・・・・・・フィー
ルド酸化膜、６・・・・・・ゲート酸化膜、７・・・・
・・ゲート電極、８・・・・・Ｐベース、９・・・・・
・Ｎ＋ソース、１０・・・・・・層間絶縁膜、１１・・
・・・・ソース電極、１２・・・・・・保護膜（酸化膜
）、１３・・・・・・保護膜（ポリイミド）、１４・・
・・・・ＥＱＲ電極。 代理人 弁理士 内 原 晋
Claims (2)
- （１）表面電極のアルミニウム厚が２．５μｍを超える
半導体装置において、素子の表面に酸化膜よりなる第１
の保護膜とポリイミドよりなる第２の保護膜を有する事
を特徴とする半導体装置 - （２）半導体素子の表面に設けられた酸化膜よりなる第
１の保護膜とポリイミドよりなる第２の保護膜とを有す
ることを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10696990A JPH045828A (ja) | 1990-04-23 | 1990-04-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10696990A JPH045828A (ja) | 1990-04-23 | 1990-04-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045828A true JPH045828A (ja) | 1992-01-09 |
Family
ID=14447142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10696990A Pending JPH045828A (ja) | 1990-04-23 | 1990-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045828A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322781A (ja) * | 2004-05-10 | 2005-11-17 | Mitsubishi Electric Corp | 半導体装置 |
| WO2020208706A1 (ja) * | 2019-04-09 | 2020-10-15 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919639A (ja) * | 1982-07-27 | 1984-02-01 | Furukawa Electric Co Ltd:The | ワイヤ放電加工用電極線 |
| JPS61241932A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS6239025A (ja) * | 1985-08-14 | 1987-02-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6414925A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Semiconductor device |
| JPH01305531A (ja) * | 1988-06-03 | 1989-12-08 | Nec Corp | 改良されたボンディングパッドを有する半導体装置 |
-
1990
- 1990-04-23 JP JP10696990A patent/JPH045828A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919639A (ja) * | 1982-07-27 | 1984-02-01 | Furukawa Electric Co Ltd:The | ワイヤ放電加工用電極線 |
| JPS61241932A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS6239025A (ja) * | 1985-08-14 | 1987-02-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6414925A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Semiconductor device |
| JPH01305531A (ja) * | 1988-06-03 | 1989-12-08 | Nec Corp | 改良されたボンディングパッドを有する半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322781A (ja) * | 2004-05-10 | 2005-11-17 | Mitsubishi Electric Corp | 半導体装置 |
| WO2020208706A1 (ja) * | 2019-04-09 | 2020-10-15 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
| JPWO2020208706A1 (ja) * | 2019-04-09 | 2021-10-14 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
| CN113678261A (zh) * | 2019-04-09 | 2021-11-19 | 三菱电机株式会社 | 半导体装置及半导体模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084752A (en) | Semiconductor device having bonding pad comprising buffer layer | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| JPS6465873A (en) | Manufacture of semiconductor element | |
| JPH045828A (ja) | 半導体装置 | |
| JPS61292947A (ja) | 半導体装置 | |
| KR930011456B1 (ko) | 반도체장치 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04133474A (ja) | 半導体装置 | |
| JPH0372651A (ja) | 樹脂封止型半導体装置 | |
| JPH0268944A (ja) | 半導体装置 | |
| JPS58219741A (ja) | 半導体装置 | |
| JPH01143237A (ja) | 半導体装置 | |
| JPS63283138A (ja) | 半導体装置 | |
| JPS63150931A (ja) | 半導体装置 | |
| JPS59191336A (ja) | 半導体装置 | |
| JPH05102327A (ja) | 樹脂封止型半導体装置 | |
| JPS6185826A (ja) | 半導体装置 | |
| JPH05114729A (ja) | 半導体装置 | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| JPH0193131A (ja) | 半導体装置の製造方法 | |
| JPS61232659A (ja) | Ｍｏｓトランジスタ半導体装置 | |
| JPS59224153A (ja) | 半導体装置の製造法 | |
| JPH0274040A (ja) | 半導体装置 | |
| JPS6146040A (ja) | 半導体集積回路装置 |