JPH0193131A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0193131A JPH0193131A JP62250509A JP25050987A JPH0193131A JP H0193131 A JPH0193131 A JP H0193131A JP 62250509 A JP62250509 A JP 62250509A JP 25050987 A JP25050987 A JP 25050987A JP H0193131 A JPH0193131 A JP H0193131A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad
- forming
- polyimide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004642 Polyimide Substances 0.000 claims abstract description 21
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 4
- 230000008646 thermal stress Effects 0.000 abstract description 8
- 238000001816 cooling Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000011148 porous material Substances 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
従来、半導体装置の製造に於ける組立工程には、安価で
あり、量産性の優れた樹脂による封止方法が広く適用さ
れている。
あり、量産性の優れた樹脂による封止方法が広く適用さ
れている。
第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図、第３図は第２図（ｅ）のＡ部拡大図である。
一例を説明するための工程順に示した半導体チップの断
面図、第３図は第２図（ｅ）のＡ部拡大図である。
まず、第２図（ａ＞に示すように半導体素子が形成され
ている半導体基板１の上に第１絶縁膜２を形成する。次
に、第１絶縁膜２に選、択的にコンタクト用の窓（図示
せず）を明け、金属の蒸着及び選択的エツチングにより
電極、パッド３及び配線を形成する。これらの表面に第
２絶縁膜４を形成する。
ている半導体基板１の上に第１絶縁膜２を形成する。次
に、第１絶縁膜２に選、択的にコンタクト用の窓（図示
せず）を明け、金属の蒸着及び選択的エツチングにより
電極、パッド３及び配線を形成する。これらの表面に第
２絶縁膜４を形成する。
次に、第２図（ｂ）に示すように、第２絶縁膜４の表面
にレジスト層５を形成し、パ・ソド３及び電極上にある
レジスト層５に開口部を形成する。
にレジスト層５を形成し、パ・ソド３及び電極上にある
レジスト層５に開口部を形成する。
次に、第２図（Ｃ）に示すように、レジスト層５をマス
クにしてエツチングを行い、パッド３及び電極上にある
第２絶縁膜に開口部を形成する。
クにしてエツチングを行い、パッド３及び電極上にある
第２絶縁膜に開口部を形成する。
次に、第２図（ｄ）に示すように、第２絶縁膜４上のレ
ジスト層５を完全に除去する。
ジスト層５を完全に除去する。
次に、第２図（ｅ）に示すように、半導体基板１をダイ
シングして半導体チップを形成し、この半導体チップを
リードフレームのアイランド８にマウントし、リードフ
レームとパッド３とをリード線１０で接続する。
シングして半導体チップを形成し、この半導体チップを
リードフレームのアイランド８にマウントし、リードフ
レームとパッド３とをリード線１０で接続する。
次に、リードフレームに組込まれた半導体チップ、をエ
ポキシ樹脂等で封止して樹脂体９を形成する。
ポキシ樹脂等で封止して樹脂体９を形成する。
上述した従来の半導体装置の製造方法により製造された
半導体装置は、第３図に示すように、信頼度試験または
回路基板に組込まれて使用されるときに受ける加熱冷却
サイクルにおいて、樹脂体９と第２絶縁膜４との熱膨張
係数の差から生ずる熱応力が第２絶縁膜４と樹脂体９と
の界面に働くことになり。この熱応力が大きい第２絶縁
膜の部分にクラック１１が発生し、水分が外部からクラ
ック１１を通って侵入し、リーク電流が生じる原因とな
るという問題がある。
半導体装置は、第３図に示すように、信頼度試験または
回路基板に組込まれて使用されるときに受ける加熱冷却
サイクルにおいて、樹脂体９と第２絶縁膜４との熱膨張
係数の差から生ずる熱応力が第２絶縁膜４と樹脂体９と
の界面に働くことになり。この熱応力が大きい第２絶縁
膜の部分にクラック１１が発生し、水分が外部からクラ
ック１１を通って侵入し、リーク電流が生じる原因とな
るという問題がある。
本発明の目的は、かかる加熱冷却サイクル時に発生する
熱応力を軽減することにより絶縁膜のクラックをなくし
、リーク電流を低減した半導体装置の製造方法を提供す
ることにある。
熱応力を軽減することにより絶縁膜のクラックをなくし
、リーク電流を低減した半導体装置の製造方法を提供す
ることにある。
本発明の半導体装置の製造方法は、素子が形成されてい
る半導体基板上に第１絶縁膜を形成する工程と、前記第
１絶縁膜にコンタクト用窓を明けた後、電極、パッド及
び配線を形成する工程と、前記電極、パッド及び配線を
含む前記第１絶縁膜の表面に第２絶縁膜を形成した後、
前記パッド上の前記第２絶縁膜を選択的にエツチングし
て開口部を形成する工程と、前記開口部を含めた第２絶
縁膜の表面にポリイミド層を形成する工程と、前記ポリ
イミド層に直径２〜５μｍの穴を１平方ｍｍ当り６００
０’Ｏ〜１００００個の密度で多数個明けると同時に前
記パッド上に開口部を形成する工程と、前記ポリイミド
層に覆われた前記半導体基板をダイシングして半導体チ
ップに形成した後、前記半導体チップをリードフレーム
に組立てる工程と、前記半導体チップとリードフレーム
を樹脂で封止する工程とを含んで構成される。
る半導体基板上に第１絶縁膜を形成する工程と、前記第
１絶縁膜にコンタクト用窓を明けた後、電極、パッド及
び配線を形成する工程と、前記電極、パッド及び配線を
含む前記第１絶縁膜の表面に第２絶縁膜を形成した後、
前記パッド上の前記第２絶縁膜を選択的にエツチングし
て開口部を形成する工程と、前記開口部を含めた第２絶
縁膜の表面にポリイミド層を形成する工程と、前記ポリ
イミド層に直径２〜５μｍの穴を１平方ｍｍ当り６００
０’Ｏ〜１００００個の密度で多数個明けると同時に前
記パッド上に開口部を形成する工程と、前記ポリイミド
層に覆われた前記半導体基板をダイシングして半導体チ
ップに形成した後、前記半導体チップをリードフレーム
に組立てる工程と、前記半導体チップとリードフレーム
を樹脂で封止する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第２図（ａ）〜（ｄ）を用いて説明した工程まで
は従来例と同様に行う。
は従来例と同様に行う。
次に、第１図（ａ）に示すように、ポリイミドをパッド
３を含む第２絶縁膜４の表面に塗布して、厚さ３〜５μ
ｍ程度のポリイミド層６を形成する。
３を含む第２絶縁膜４の表面に塗布して、厚さ３〜５μ
ｍ程度のポリイミド層６を形成する。
次に、第１図（ｂ）に示すように、ホトリソグラフィ法
によりポリイミド層６に直径２〜５μｍで、１平方ｍｍ
当り６００００〜１．００００個の密度で六を明けると
同時にパッド３及び電極の上にあるポリイミド層を除去
して開口部を形成する。
によりポリイミド層６に直径２〜５μｍで、１平方ｍｍ
当り６００００〜１．００００個の密度で六を明けると
同時にパッド３及び電極の上にあるポリイミド層を除去
して開口部を形成する。
次に、第１図（Ｃ）に示すように、半導体チップとリー
ドフレームと組立てた後、エポキシ樹脂等の樹脂で封止
して樹脂体９を形成する。
ドフレームと組立てた後、エポキシ樹脂等の樹脂で封止
して樹脂体９を形成する。
このように、多数個°の穴をもつポリイミド層６が第２
絶縁膜４と樹脂体９との間に介在させると、加熱冷却サ
イクルのときに生ずる熱応力はポリイミド層６と樹脂体
９との界面に生じ、ポリイミド層６が熱応力の大部分を
吸収するので第２絶縁膜４にかかる応力はかなり低減さ
れる。また、ポリイミド層６に多数個の穴を設けたので
、ポリイミド層６と樹脂体９との接着面積は穴の面積分
だけ減じ、その分だけポリイミド層６にかかる応力は減
することになる。
絶縁膜４と樹脂体９との間に介在させると、加熱冷却サ
イクルのときに生ずる熱応力はポリイミド層６と樹脂体
９との界面に生じ、ポリイミド層６が熱応力の大部分を
吸収するので第２絶縁膜４にかかる応力はかなり低減さ
れる。また、ポリイミド層６に多数個の穴を設けたので
、ポリイミド層６と樹脂体９との接着面積は穴の面積分
だけ減じ、その分だけポリイミド層６にかかる応力は減
することになる。
従って、第２絶縁膜にクラックが発生することが少くな
り、水分が外部からクラックを通って侵入することが減
り、リーク電流が低減される。
り、水分が外部からクラックを通って侵入することが減
り、リーク電流が低減される。
以上説明したように、本発明は、樹脂体と絶縁膜との間
に多数個の穴を設けたポリイミド層を介在させることに
より、絶縁膜の表面に働く熱応力を軽減することが出来
るので。絶縁膜にクラックの発生がなくなり、リーク電
流が低減される半導体装置を製造することができるとい
う効果がある。
に多数個の穴を設けたポリイミド層を介在させることに
より、絶縁膜の表面に働く熱応力を軽減することが出来
るので。絶縁膜にクラックの発生がなくなり、リーク電
流が低減される半導体装置を製造することができるとい
う効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図、第３
図は第２図（ｅ）のＡ部拡大図である。 １・・・半導体基板、２・・・第１絶縁膜、３・・・パ
ッド、４・・・第２絶縁膜、５・・・レジスト層、６・
・・ポリイミド層、７・・・穴、８・・・アイランド、
９・・・樹脂体、１０・・・リード線、１１−・・クラ
ック。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図、第３
図は第２図（ｅ）のＡ部拡大図である。 １・・・半導体基板、２・・・第１絶縁膜、３・・・パ
ッド、４・・・第２絶縁膜、５・・・レジスト層、６・
・・ポリイミド層、７・・・穴、８・・・アイランド、
９・・・樹脂体、１０・・・リード線、１１−・・クラ
ック。
Claims (1)
- 素子が形成されている半導体基板上に第１絶縁膜を形
成する工程と、前記第１絶縁膜にコンタクト用窓を明け
た後、電極、パッド及び配線を形成する工程と、前記電
極、パッド及び配線を含む前記第１絶縁膜の表面に第２
絶縁膜を形成した後、前記パッド上の前記第２絶縁膜を
選択的にエッチングして開口部を形成する工程と、前記
開口部を含めた第２絶縁膜の表面にポリイミド層を形成
する工程と、前記ポリイミド層に直径２〜５μｍの穴を
１平方ｍｍ当り６００００〜１００００個の密度で多数
個明けると同時に前記パッド上に開口部を形成する工程
と、前記ポリイミド層に覆われた前記半導体基板をダイ
シングして半導体チップに形成した後、前記半導体チッ
プをリードフレームに組立てる工程と、前記半導体チッ
プとリードフレームを樹脂で封止する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250509A JPH0193131A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250509A JPH0193131A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193131A true JPH0193131A (ja) | 1989-04-12 |
Family
ID=17208947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62250509A Pending JPH0193131A (ja) | 1987-10-02 | 1987-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193131A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111339A (ja) * | 1987-10-26 | 1989-04-28 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JP2014220463A (ja) * | 2013-05-10 | 2014-11-20 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
-
1987
- 1987-10-02 JP JP62250509A patent/JPH0193131A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111339A (ja) * | 1987-10-26 | 1989-04-28 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JP2014220463A (ja) * | 2013-05-10 | 2014-11-20 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US9583412B2 (en) | 2013-05-10 | 2017-02-28 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083191A (en) | Semiconductor device | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| JP2001036000A (ja) | チップサイズスタックパッケージ及びメモリモジュールとその製造方法 | |
| US20020127778A1 (en) | Tape ball grid array semiconductor package structure and assembly process | |
| JP2002343902A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JPH0193131A (ja) | 半導体装置の製造方法 | |
| JPH07122670A (ja) | ガラス封止型半導体装置の製造方法 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JP3565204B2 (ja) | 電子装置 | |
| JP2937111B2 (ja) | 半導体装置とその製造方法 | |
| JP2978902B1 (ja) | Ｂｇａ型半導体装置とその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP3448369B2 (ja) | 混成集積回路装置 | |
| JPH0422131A (ja) | 半導体装置の製造方法 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| KR100336576B1 (ko) | 웨이퍼 레벨 패키지 | |
| JPH01187954A (ja) | 樹脂封止型半導体装置 | |
| JPS62202544A (ja) | 半導体装置 | |
| JP2003273147A (ja) | 半導体装置およびその製造方法 | |
| JPH04345039A (ja) | 半導体装置 | |
| JPH0555412A (ja) | 半導体装置 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JPH10163357A (ja) | 電子部品の組立て方法 | |
| JP2000164756A (ja) | 半導体装置 | |
| JPS63260053A (ja) | 半導体装置の製造方法 |