JPH0193131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0193131A
JPH0193131A JP62250509A JP25050987A JPH0193131A JP H0193131 A JPH0193131 A JP H0193131A JP 62250509 A JP62250509 A JP 62250509A JP 25050987 A JP25050987 A JP 25050987A JP H0193131 A JPH0193131 A JP H0193131A
Authority
JP
Japan
Prior art keywords
insulating film
pad
forming
polyimide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62250509A
Other languages
English (en)
Inventor
Takeshi Sato
剛 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62250509A priority Critical patent/JPH0193131A/ja
Publication of JPH0193131A publication Critical patent/JPH0193131A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
〔従来の技術〕
従来、半導体装置の製造に於ける組立工程には、安価で
あり、量産性の優れた樹脂による封止方法が広く適用さ
れている。
第2図(a)〜(e)は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図、第3図は第2図(e)のA部拡大図である。
まず、第2図(a>に示すように半導体素子が形成され
ている半導体基板1の上に第1絶縁膜2を形成する。次
に、第1絶縁膜2に選、択的にコンタクト用の窓(図示
せず)を明け、金属の蒸着及び選択的エツチングにより
電極、パッド3及び配線を形成する。これらの表面に第
2絶縁膜4を形成する。
次に、第2図(b)に示すように、第2絶縁膜4の表面
にレジスト層5を形成し、パ・ソド3及び電極上にある
レジスト層5に開口部を形成する。
次に、第2図(C)に示すように、レジスト層5をマス
クにしてエツチングを行い、パッド3及び電極上にある
第2絶縁膜に開口部を形成する。
次に、第2図(d)に示すように、第2絶縁膜4上のレ
ジスト層5を完全に除去する。
次に、第2図(e)に示すように、半導体基板1をダイ
シングして半導体チップを形成し、この半導体チップを
リードフレームのアイランド8にマウントし、リードフ
レームとパッド3とをリード線10で接続する。
次に、リードフレームに組込まれた半導体チップ、をエ
ポキシ樹脂等で封止して樹脂体9を形成する。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置の製造方法により製造された
半導体装置は、第3図に示すように、信頼度試験または
回路基板に組込まれて使用されるときに受ける加熱冷却
サイクルにおいて、樹脂体9と第2絶縁膜4との熱膨張
係数の差から生ずる熱応力が第2絶縁膜4と樹脂体9と
の界面に働くことになり。この熱応力が大きい第2絶縁
膜の部分にクラック11が発生し、水分が外部からクラ
ック11を通って侵入し、リーク電流が生じる原因とな
るという問題がある。
本発明の目的は、かかる加熱冷却サイクル時に発生する
熱応力を軽減することにより絶縁膜のクラックをなくし
、リーク電流を低減した半導体装置の製造方法を提供す
ることにある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、素子が形成されてい
る半導体基板上に第1絶縁膜を形成する工程と、前記第
1絶縁膜にコンタクト用窓を明けた後、電極、パッド及
び配線を形成する工程と、前記電極、パッド及び配線を
含む前記第1絶縁膜の表面に第2絶縁膜を形成した後、
前記パッド上の前記第2絶縁膜を選択的にエツチングし
て開口部を形成する工程と、前記開口部を含めた第2絶
縁膜の表面にポリイミド層を形成する工程と、前記ポリ
イミド層に直径2〜5μmの穴を1平方mm当り600
0’O〜10000個の密度で多数個明けると同時に前
記パッド上に開口部を形成する工程と、前記ポリイミド
層に覆われた前記半導体基板をダイシングして半導体チ
ップに形成した後、前記半導体チップをリードフレーム
に組立てる工程と、前記半導体チップとリードフレーム
を樹脂で封止する工程とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
まず、第2図(a)〜(d)を用いて説明した工程まで
は従来例と同様に行う。
次に、第1図(a)に示すように、ポリイミドをパッド
3を含む第2絶縁膜4の表面に塗布して、厚さ3〜5μ
m程度のポリイミド層6を形成する。
次に、第1図(b)に示すように、ホトリソグラフィ法
によりポリイミド層6に直径2〜5μmで、1平方mm
当り60000〜1.0000個の密度で六を明けると
同時にパッド3及び電極の上にあるポリイミド層を除去
して開口部を形成する。
次に、第1図(C)に示すように、半導体チップとリー
ドフレームと組立てた後、エポキシ樹脂等の樹脂で封止
して樹脂体9を形成する。
このように、多数個°の穴をもつポリイミド層6が第2
絶縁膜4と樹脂体9との間に介在させると、加熱冷却サ
イクルのときに生ずる熱応力はポリイミド層6と樹脂体
9との界面に生じ、ポリイミド層6が熱応力の大部分を
吸収するので第2絶縁膜4にかかる応力はかなり低減さ
れる。また、ポリイミド層6に多数個の穴を設けたので
、ポリイミド層6と樹脂体9との接着面積は穴の面積分
だけ減じ、その分だけポリイミド層6にかかる応力は減
することになる。
従って、第2絶縁膜にクラックが発生することが少くな
り、水分が外部からクラックを通って侵入することが減
り、リーク電流が低減される。
〔発明の効果〕
以上説明したように、本発明は、樹脂体と絶縁膜との間
に多数個の穴を設けたポリイミド層を介在させることに
より、絶縁膜の表面に働く熱応力を軽減することが出来
るので。絶縁膜にクラックの発生がなくなり、リーク電
流が低減される半導体装置を製造することができるとい
う効果がある。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第2図(a
)〜(e)は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図、第3
図は第2図(e)のA部拡大図である。 1・・・半導体基板、2・・・第1絶縁膜、3・・・パ
ッド、4・・・第2絶縁膜、5・・・レジスト層、6・
・・ポリイミド層、7・・・穴、8・・・アイランド、
9・・・樹脂体、10・・・リード線、11−・・クラ
ック。

Claims (1)

    【特許請求の範囲】
  1.  素子が形成されている半導体基板上に第1絶縁膜を形
    成する工程と、前記第1絶縁膜にコンタクト用窓を明け
    た後、電極、パッド及び配線を形成する工程と、前記電
    極、パッド及び配線を含む前記第1絶縁膜の表面に第2
    絶縁膜を形成した後、前記パッド上の前記第2絶縁膜を
    選択的にエッチングして開口部を形成する工程と、前記
    開口部を含めた第2絶縁膜の表面にポリイミド層を形成
    する工程と、前記ポリイミド層に直径2〜5μmの穴を
    1平方mm当り60000〜10000個の密度で多数
    個明けると同時に前記パッド上に開口部を形成する工程
    と、前記ポリイミド層に覆われた前記半導体基板をダイ
    シングして半導体チップに形成した後、前記半導体チッ
    プをリードフレームに組立てる工程と、前記半導体チッ
    プとリードフレームを樹脂で封止する工程とを含むこと
    を特徴とする半導体装置の製造方法。
JP62250509A 1987-10-02 1987-10-02 半導体装置の製造方法 Pending JPH0193131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62250509A JPH0193131A (ja) 1987-10-02 1987-10-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250509A JPH0193131A (ja) 1987-10-02 1987-10-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0193131A true JPH0193131A (ja) 1989-04-12

Family

ID=17208947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62250509A Pending JPH0193131A (ja) 1987-10-02 1987-10-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0193131A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111339A (ja) * 1987-10-26 1989-04-28 Fujitsu Ltd 樹脂封止型半導体装置
JP2014220463A (ja) * 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01111339A (ja) * 1987-10-26 1989-04-28 Fujitsu Ltd 樹脂封止型半導体装置
JP2014220463A (ja) * 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
US9583412B2 (en) 2013-05-10 2017-02-28 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Similar Documents

Publication Publication Date Title
US5083191A (en) Semiconductor device
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
US20020127778A1 (en) Tape ball grid array semiconductor package structure and assembly process
JP2002343902A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JPH0193131A (ja) 半導体装置の製造方法
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JP3565204B2 (ja) 電子装置
JP2937111B2 (ja) 半導体装置とその製造方法
JP2978902B1 (ja) Bga型半導体装置とその製造方法
JPH0758112A (ja) 半導体装置
JP3448369B2 (ja) 混成集積回路装置
JPH0422131A (ja) 半導体装置の製造方法
JP2596387B2 (ja) 樹脂封止型半導体装置
KR100336576B1 (ko) 웨이퍼 레벨 패키지
JPH01187954A (ja) 樹脂封止型半導体装置
JPS62202544A (ja) 半導体装置
JP2003273147A (ja) 半導体装置およびその製造方法
JPH04345039A (ja) 半導体装置
JPH0555412A (ja) 半導体装置
JPH08222585A (ja) 半導体装置
JPH0541469A (ja) 樹脂封止型半導体装置
JPH10163357A (ja) 電子部品の組立て方法
JP2000164756A (ja) 半導体装置