JP2002343902A - 半導体装置用テープキャリア及びそれを用いた半導体装置 - Google Patents
半導体装置用テープキャリア及びそれを用いた半導体装置Info
- Publication number
- JP2002343902A JP2002343902A JP2001151110A JP2001151110A JP2002343902A JP 2002343902 A JP2002343902 A JP 2002343902A JP 2001151110 A JP2001151110 A JP 2001151110A JP 2001151110 A JP2001151110 A JP 2001151110A JP 2002343902 A JP2002343902 A JP 2002343902A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder ball
- tape
- groove
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 229910000679 solder Inorganic materials 0.000 claims abstract description 75
- 239000011347 resin Substances 0.000 claims abstract description 61
- 229920005989 resin Polymers 0.000 claims abstract description 61
- 238000007789 sealing Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 239000011888 foil Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 230000003252 repetitive effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101000777301 Homo sapiens Uteroglobin Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
き止め効果を向上させ、半導体装置用テープキャリア及
びそれを用いたBGA型チップサイズパッケージを有す
る半導体装置製造の生産性を向上する。 【解決手段】ワイヤボンディングを行うためのウインド
ウホール18とその最寄りの半田ボール12用開口部と
の間に存在する絶縁皮膜5の表面に、ウインドウホール
18に沿って平たい断面形状の帯状の溝20を設け、半
田ボール12用開口部への封止樹脂の流れ込みを阻止す
る構造とする。
Description
部端子間のインタポーザとしてTABテープ等を用いた
BGA(Ball Grid Array)型テープキャリア及び半導
体装置に関するものであり、詳しくは配線パターンの設
けられている面側に、フォトソルダーレジスト(PS
R)の絶縁皮膜を、半田ボール用のビアホール(PSR
ビア)を残して設けた、いわゆるPSRビアタイプのB
GA型テープキャリア及び半導体装置に関するものであ
る。
は、特に携帯機器や移動体機器を中心にそのサイズの小
型軽量化が進められている。したがって、これら機器に
使用される半導体装置についても、その小型・薄型化が
要望されている。この要望に対して、近時、チップサイ
ズパッケージ(Chip Size Package;以下、CSPと略
称する)と称される、半導体素子とほぼ同一の大きさを
もつパッケージが提案され、これを用いた半導体装置の
製品化が実施されている。
としては、LSIチップと外部端子間のインタポーザと
して、セラミック配線基板(Ceramics)を用いたもの
(CCSP)や、TAB(Tape Automated Bonding)や
TCP(Tape Carrier Package)と同様のフレキシブル
配線基板を用いたもの(TCSP)等が知られている。
ーザとしてTABテープを使用したBGA(Ball Grid
Array)型半導体装置を示す。これは、絶縁フィルムか
ら成るテープ基材2の配線パターン4の設けられている
面側に、フォトソルダーレジスト(PSR)から成る絶
縁皮膜5を、半田ボール用開口部(PSRビア)13を
残すようにして設けた、いわゆるPSRビアタイプのB
GA型半導体装置である。
来の半導体装置を断面で示したもので、半導体装置に使
用されるTABテープ(テープキャリア)1は、ポリイ
ミド等の樹脂製絶縁フィルムから成るテープ基材2の片
面に、接着剤3を介して接着された銅箔をフォトエッチ
ングすることにより形成された配線パターン(配線層)
4と、この配線パターン4上に印刷により形成された感
光性樹脂を、露光、現像を経てパターニングされた絶縁
皮膜(PSR層)5から構成されている。配線パターン
4には、その一端部に半導体接続用のボンディングパッ
ド9が形成され、他端部又は中途部に半田ボール取り付
け用パッド30が形成される。また絶縁皮膜5は、半田
ボール取り付け用パッド30の領域の配線パターン面上
に、半田ボール用開口部13を残すように形成される。
に示す半導体装置を製造する場合は、上記テープ基材2
の配線パターン4の設けられていない面(反対面)に、
接着剤6を介して半導体チップ7を貼り付け、半導体チ
ップ7の素子電極8と半導体素子搭載用配線テープの配
線パターン4の一部であるボンディングパッド9とを金
ワイヤから成るボンディングワイヤ10にて電気的に接
続する。
部、つまりボンディングリードの部分を封止樹脂11に
より封止した後、リフロー処理により形成された半田ボ
ール12を、半田ボール用開口部13に格子状に配設
し、半田ボール取り付け用パッド30に半田ボール12
を取り付ける。
の素子形成面を載せるテープ基材面と反対の側の面に配
線パターンたる配線パターン4を設けているので、半導
体チップ7の素子電極8と配線パターン4とをウインド
ウホール18内を通るボンディングワイヤ10で接合す
ることが可能となる。したがって半導体チップ7の外周
側を回すことなくボンディングワイヤ10を配設するこ
とができ、これによりボンディングワイヤ10の配線ス
ペースを半導体チップ7の外周側に確保する必要がなく
なることから、装置全体の小型・薄型化を図ることがで
きる。また、ワイヤ接合を行えることから、ボンディン
グワイヤ10によって半導体素子と基板との間の熱膨張
率の差を吸収することができ、これにより高価なセラミ
ックス基板でなく安価な樹脂基板を使用することが可能
となる等の利点が得られる。
ィングリードの部分を封止樹脂により封止する時に、当
該封止樹脂がPSRパターン上を伝わり、半田ボール用
開口部(PSRビア)まで流れてしまう現象が発生し、
これにより、半田ボールが欠落する不良が発生すること
が分かった。すなわち、図8に示す半導体装置では、封
止樹脂11がPSR層上を流れ出し、開口部13を汚染
するという問題点がある。
ような改良を施すことが考えられる。すなわち、図9で
はボンディングパッド9と半田ボール用開口部(PSR
ビア)13との間に、最大3本の独立した溝14を形成
し、これにより封止樹脂の半田ボール用開口部13への
流れ込みを阻止する。尚、溝14が下地の配線パターン
(配線層)4に達した場合、配線パターン4が外気に触
れ半導体装置の長期使用による腐食が懸念されることか
ら、溝14の底部には絶縁皮膜5のPSR層を残す必要
がある。
溝と溝の間の感光性樹脂部分に、強度を保つ為にある程
度の幅が必要であり、これにより溝14自体の幅が制限
されてしまう。よって上記図9の溝形状では、封止樹脂
11を堰き止める効果が不十分であり、製造歩留まりを
低下させる恐れがあった。
し、溝による封止樹脂の堰き止め効果を向上させ、半導
体装置用テープキャリア及びそれを用いた半導体装置の
生産性を向上させることにある。但し、堰き止めの目的
で形成される溝は、下地配線層の露出の無い形状にする
必要がある。
め、本発明では、PSR溝の幅を広く形成することで、
更にはその底面を粗化された状態に形成することで、堰
き止め効果向上を狙うものであり、具体的には次のよう
に構成するものである。
キャリアは、樹脂製絶縁フィルムから成るテープ基材の
片面に金属箔で配線パターンを形成し、この配線パター
ンの一端部に半導体接続用のボンディングパッドを形成
するとともに、他端部又は中途部に半田ボール取り付け
用パッドを形成し、半田ボール取り付け用パッドの領域
の配線パターン面上に、半田ボール用開口部を残して絶
縁皮膜を形成し、さらにワイヤボンディングを行うため
のウインドウホールを形成した半導体装置用テープキャ
リアにおいて、前記ウインドウホールとその最寄りの半
田ボール用開口部との間に存在する絶縁皮膜の表面に、
ウインドウホールに沿って平たい断面形状の帯状の溝を
設け、半田ボール用開口部への封止樹脂の流れ込みを阻
止する構造としたことを特徴とする。
封止樹脂の流れ込みを阻止する溝を、ウインドウホール
に沿った平たい断面形状の帯状の溝の形で、絶縁皮膜の
表面に設けているため、図9のように3条の細い溝とし
て設ける場合に較べ、より効果的に半田ボール用開口部
への封止樹脂の流れ込みを阻止することができる。
装置用テープキャリアにおいて、前記帯状の溝はその底
面が粗化されていることを特徴とする。
粗化されていることから、溝の底面が平滑な場合に較
べ、より効果的に半田ボール用開口部への封止樹脂の流
れ込みを阻止することができる。
半導体装置用テープキャリアにおいて、前記絶縁皮膜が
感光性樹脂層から成り、前記帯状の溝が、この感光性樹
脂層に対する露光工程において、微小な遮光部分を一定
間隔に配置したマスクを用い、その微小な遮光部分に則
した形状で感光性樹脂層を硬化させ、現像工程で硬化し
ていない感光性樹脂を取り除くことにより形成されてい
ることを特徴とする。
半導体装置用テープキャリアにおいて、前記帯状の溝
が、切り刃を用いた機械的な溝形成法により形成されて
いることを特徴とする。
かに記載の半導体装置用テープキャリアにおいて、前記
絶縁皮膜は感光性樹脂を印刷又は霧状散布或いはディッ
プすることにより形成されていることを特徴とする。
項1〜5のいずれかに記載の半導体装置用テープキャリ
アを用い、そのキャリアテープの前記テープ基材の配線
パターンの設けられていない面(反対面)に、接着剤を
介して半導体チップを貼り付け、半導体チップの素子電
極と配線パターンの一部であるボンディングパッドとを
ボンディングワイヤにて電気的に接続し、この接続部を
封止樹脂により封止した後、半田ボール用開口部の半田
ボール取り付け用パッドに半田ボールを取り付けたこと
を特徴とする。
田ボール用開口部への封止樹脂の流れ込みを阻止する溝
部が平たい断面形状の帯状の溝として設けられているの
で、ワイヤボンディングに用いたウインドウホールに封
止樹脂を注入して封止する際、その封止樹脂がウインド
ウホール側から半田ボール取り付けパッドの存在する半
田ボール用開口部へ流れ込もうとする事態となった場合
でも、先に上記帯状の溝に流れ込み、且つ当該溝は平た
い断面の帯状で断面積が大きいことから、半田ボール用
開口部への流れ込みが上記帯状の溝で効果的に阻止され
る。これにより半田ボール取り付けパッドが露出した状
態に維持されることになり、半田ボール取り付けパッド
に取り付けた半田ボールが欠落するという不良の発生を
防止することができる。
基づいて説明する。 (実施形態1)図1は、LSIチップと外部端子間のイ
ンタポーザとしてTABテープを用いた第1の実施形態
に係るBGA型半導体装置の断面図であり、図2は図1
のA−A’部の断面拡大図である。
は、インタポーザとして次のように構成したTABテー
プを用いて構成されている。
Bテープ1は、ポリイミド樹脂製絶縁フィルムから成る
テープ基材2の片面に接着剤4によって金属箔たる銅箔
を接着し、この銅箔をフォトエッチングすることにより
形成した配線パターン4を有し、その配線パターン4の
一端部には、半導体接続用のボンディングパッド9が形
成され、また他端部又は中途部には、半田ボール取り付
け用パッド30が形成されている。また、半田ボール取
り付け用パッド30の領域の配線パターン面上には、印
刷により形成したフォトソルダーレジスト(PSR)か
ら成る絶縁皮膜5が、上記半田ボール取り付け用パッド
30と対応する半田ボール用開口部13を残す所定のパ
ターン(PSRパターン)にて設けられている。この絶
縁皮膜5が覆っているのは半田ボール取り付け用パッド
30の領域の配線パターン面であり、ボンディングパッ
ド9の部分及びそれより内側の部分は覆っておらず、従
ってボンディングパッド9は半田ボール取り付け用パッ
ド30と同様に露出された状態になっている。
ウホール18とその最寄りの半田ボール用開口部13と
の間に存在する絶縁皮膜5の表面に、ウインドウホール
18に沿って平たい断面形状の帯状の溝20が設けられ
ており、これにより半田ボール用開口部への封止樹脂の
流れ込みを阻止する構造となっている。従って、上記絶
縁皮膜5における所定パターンの厚味は、ボンディング
パッド9と半田ボール用開口部13との間で部分的に薄
く構成されている。この帯状の溝20は、その底面21
が粗化されている。本実施形態では、溝20はウインド
ウホール18の両側に平行に直線状に設けられている。
る上記絶縁皮膜5に対する露光工程において、微小な遮
光部分を一定間隔に配置したマスクを用い、その微小な
遮光部分に則した形状で感光性樹脂層を硬化させ、現像
工程で硬化していない感光性樹脂を取り除くことにより
形成されている。
るPSR工程を示す。まず、図3(a)に示す絶縁フィ
ルム製のテープ基材2上に接着剤3を介して配置された
配線パターン4上に、図3(b)に示す如く絶縁皮膜5
となる感光性樹脂が印刷される。
露光工程においては、図3(c)に示すように、露光光
19の透過する部分(透光部)15aと遮蔽される部分
(遮光部)15bを有する露光マスク15を用意する。
そして、露光マスク15の上方から露光光19を絶縁皮
膜5のフォトソルダーレジストに当て、感光性樹脂を露
光すると、露光光19が透過し露光された部分の感光性
樹脂部分5a(斜線を施してない部分:露光部分)につ
いては硬化され、反対に遮光された部分の感光性樹脂部
分5b(斜線を施した部分:非露光部分)は硬化しな
い。そこで、図3(d)に示す現像工程において、この
硬化していない感光性樹脂部分5b(非露光部分)を除
去すると、平たい断面形状の帯状の溝20の基本形状が
得られる。
において、上記溝20に対応する遮光部15bの構成に
ついては、露光マスク15中に、微細な透光部分aと遮
光部分bを一定間隔で溝20の幅方向に繰り返し設けた
反復微細遮光パターン部16として形成しておく。そし
て、この反復微細遮光パターン部16を有する露光マス
ク15を用い、その上方より露光光19aを照射するこ
とにより、反復微細遮光パターン部16の遮光部分bに
相当する感光性樹脂を微細に硬化させ、底面21が粗化
された状態のPSR溝20が形成される。ここで上記溝
20に対応する遮光部15bを構成する微細な遮光部分
bは、一定間隔で20本前後配置されていることが好ま
しい。露光光19のうち、下地の銅箔(配線パターン
4)や接着剤3の層に反射する露光光により、底面21
のみが硬化するハーフ露光された状態となり、これによ
り底面21が粗化された平たい断面形状のPSRの溝2
0が形成される。
パターン4、絶縁皮膜5及び溝20から成るTABテー
プ1に、或いは更に半導体チップ搭載用の接着剤6を設
けたTABテープ1に対して、半導体素子とワイヤボン
ディングを行うための接続用ウインドウホール18が打
ち抜きにより形成され、以てBGA型インターポーザと
してのTABテープ1が完成される。このウインドウホ
ール18を中心としてみた場合、TABテープ1は、そ
のテープ基材2の片面上に、半導体チップ7とワイヤボ
ンディングを行うための接続用のウインドウホール予定
部を定め、このウインドウホール予定部の両側に金属箔
で配線パターン4を形成し、この各配線パターン4のウ
インドウホール予定部に近い側の一端部に半導体接続用
のボンディングパッド9を形成するとともに、他端部又
は中途部に半田ボール取り付け用パッド30を形成し、
半田ボール取り付け用パッド30の領域の配線パターン
面上に絶縁皮膜5を形成した構造となる。
装置を組み立てる。この実施形態の半導体装置の場合、
銅箔パターンの存在しないテープ基材2上に半導体チッ
プ7をエラストマ系接着剤6にて貼り付けてあり、ウイ
ンドウホール18を介してボンディングパッド4と半導
体チップ7の電極8とを金ワイヤから成るボンディング
ワイヤ10でワイヤボンディングして電気的に接続し、
それらの接続部を封止樹脂11で封止し、さらに半田ボ
ール取り付けパッド30に、リフロー処理により形成さ
れた半田ボール12を取り付けて、アレイ状に配設し、
BGA型半導体装置を作成した。
止処理は、封止樹脂11をウインドウホール18に注入
することで行う。その際、ボンディングパッド9と半田
ボール用開口部13との間における絶縁皮膜5の表面に
は、ウインドウホールに沿って、半田ボール用開口部1
3への封止樹脂11の流れ込みを阻止する平たい断面形
状の帯状の溝20を設けているため、ウインドウホール
18に注入した封止樹脂11がウインドウホール18側
から半田ボール用開口部13へ流れ込もうとした場合で
も、先に溝部20に流れ込むため、半田ボール用開口部
13への流れ込みが上記溝部20で阻止される。この溝
20は、平たい断面形状の帯状の溝として形成されてい
るため、その流れ込み阻止の能力は、図9のように3条
の細い溝14を設けた場合よりも大きい。従って、より
効果的に半田ボール用開口部13への封止樹脂11の流
れ込みを阻止することができる。このため半田ボール用
開口部13の底部に存在する半田ボール取り付けパッド
30が封止樹脂11で覆われてしまうことがなくなり、
常に露出した状態に維持されることから、これに取り付
けた半田ボール12が欠落するという不良の発生が防止
される。
帯状のPSR溝20を、ウインドウホール18の樹脂封
止部と半田ボール搭載部である半田ボール用開口部13
との間に、それぞれ1本づつ配設したが、複数本配設す
ることもできる。図4に、PSR溝20を、樹脂封止部
と半田ボール搭載部の間に2数本づつ配設した構成例
を、また図5にその2つのPSR溝20を形成する製造
工程を示す。 (実施形態3)図6は、底面21が粗化された上記PS
R溝20における半田ボール用開口部13側の側縁を、
半田ボール搭載部に沿った波状に形成し、封止樹脂11
が溝20に沿って半田ボール間に流れるようにした構成
例を示す。 (実施形態4)本実施形態では、PSR溝20の形成
は、露光光を部分的に遮光し、硬化していないPSRを
現像で取り除くことで形成しているが、機械的に溝を形
成する方法や、薬品による化学的な方法で形成しても良
い。例えば、図7に示すように、切り刃17を用いて溝
20を形成することもできる。 (実施形態5)本実施形態では、絶縁皮膜5を形成する
方法として、感光性樹脂を印刷により塗布しているが、
スプレーによる霧状の液体を散布する方法や、樹脂の入
った層に塗布部を漬ける方法で行っても良い。
止樹脂の流れ込みを阻止する溝を、ウインドウホールに
沿った平たい断面形状の帯状の溝の形で、絶縁皮膜の表
面に設けているため、図9のように3条の細い溝として
設ける場合に較べ、より効果的に半田ボール用開口部へ
の封止樹脂の流れ込みを阻止することができる。
止める効果が向上し、半田ボール搭載部の汚染が防止さ
れることにより、半導体装置組み立ての歩留まりが向上
し、生産性を改善することができる。
ンを有する半導体装置の斜視図である。
である。
断面図である。
R溝を複数有する半導体装置の断面図である。
ける露光工程を示す断面図である。
R溝が半田ボール搭載部に沿って波状に形成された実施
形態の上面図を示す。
R溝を切り刃で機械的に形成する方法の模式図である。
体装置の断面図である。
た3本の溝を形成した半導体装置の断面図である。
Claims (6)
- 【請求項1】樹脂製絶縁フィルムから成るテープ基材の
片面に金属箔で配線パターンを形成し、この配線パター
ンの一端部に半導体接続用のボンディングパッドを形成
するとともに、他端部又は中途部に半田ボール取り付け
用パッドを形成し、半田ボール取り付け用パッドの領域
の配線パターン面上に、半田ボール用開口部を残して絶
縁皮膜を形成し、さらにワイヤボンディングを行うため
のウインドウホールを形成した半導体装置用テープキャ
リアにおいて、 前記ウインドウホールとその最寄りの半田ボール用開口
部との間に存在する絶縁皮膜の表面に、ウインドウホー
ルに沿って平たい断面形状の帯状の溝を設け、半田ボー
ル用開口部への封止樹脂の流れ込みを阻止する構造とし
たことを特徴とする半導体装置用テープキャリア。 - 【請求項2】請求項1記載の半導体装置用テープキャリ
アにおいて、 前記帯状の溝はその底面が粗化されていることを特徴と
する半導体装置用テープキャリア。 - 【請求項3】請求項1又は2記載の半導体装置用テープ
キャリアにおいて、 前記絶縁皮膜が感光性樹脂層から成り、 前記帯状の溝が、この感光性樹脂層に対する露光工程に
おいて、微小な遮光部分を一定間隔に配置したマスクを
用い、その微小な遮光部分に則した形状で感光性樹脂層
を硬化させ、現像工程で硬化していない感光性樹脂を取
り除くことにより形成されていることを特徴とする半導
体装置用テープキャリア。 - 【請求項4】請求項1又は2記載の半導体装置用テープ
キャリアにおいて、 前記帯状の溝が、切り刃を用いた機械的な溝形成法によ
り形成されていることを特徴とする半導体装置用テープ
キャリア。 - 【請求項5】請求項1〜4のいずれかに記載の半導体装
置用テープキャリアにおいて、前記絶縁皮膜は感光性樹
脂を印刷又は霧状散布或いはディップすることにより形
成されていることを特徴とする半導体装置用テープキャ
リア。 - 【請求項6】請求項1〜5のいずれかに記載の半導体装
置用テープキャリアを用い、そのキャリアテープの前記
テープ基材の配線パターンの設けられていない面(反対
面)に、接着剤を介して半導体チップを貼り付け、半導
体チップの素子電極と配線パターンの一部であるボンデ
ィングパッドとをボンディングワイヤにて電気的に接続
し、この接続部を封止樹脂により封止した後、半田ボー
ル用開口部の半田ボール取り付け用パッドに半田ボール
を取り付けたことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001151110A JP3651413B2 (ja) | 2001-05-21 | 2001-05-21 | 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法 |
US10/000,791 US6818989B2 (en) | 2001-05-21 | 2001-12-04 | BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier |
KR1020010077195A KR100780829B1 (ko) | 2001-05-21 | 2001-12-07 | 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001151110A JP3651413B2 (ja) | 2001-05-21 | 2001-05-21 | 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343902A true JP2002343902A (ja) | 2002-11-29 |
JP3651413B2 JP3651413B2 (ja) | 2005-05-25 |
Family
ID=18996018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001151110A Expired - Fee Related JP3651413B2 (ja) | 2001-05-21 | 2001-05-21 | 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6818989B2 (ja) |
JP (1) | JP3651413B2 (ja) |
KR (1) | KR100780829B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073825A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 半導体装置及びその実装方法 |
KR101099688B1 (ko) | 2010-01-29 | 2011-12-28 | 삼성전기주식회사 | 단층 보드온칩 패키지 기판 및 그 제조방법 |
KR101731683B1 (ko) * | 2014-07-08 | 2017-04-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스를 패키징하는 방법 및 패키징된 반도체 디바이스 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004001838A1 (en) * | 2002-06-19 | 2003-12-31 | Chuen Khiang Wang | Packaging of a microchip device-i |
US7323772B2 (en) * | 2002-08-28 | 2008-01-29 | Micron Technology, Inc. | Ball grid array structures and tape-based method of manufacturing same |
DE10243637B4 (de) * | 2002-09-19 | 2007-04-26 | Ruwel Ag | Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von starr-flexiblen Leiterplatten |
US20070197030A1 (en) * | 2002-10-10 | 2007-08-23 | Samsung Electronics Co., Ltd. | Center pad type ic chip with jumpers, method of processing the same and multi chip package |
KR100517075B1 (ko) | 2003-08-11 | 2005-09-26 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
TWI225701B (en) * | 2003-09-17 | 2004-12-21 | Advanced Semiconductor Eng | Process for forming bumps in adhesive layer in wafer level package |
DE102005003390B4 (de) * | 2005-01-24 | 2007-09-13 | Qimonda Ag | Substrat für ein FBGA-Halbleiterbauelement |
JP2006295019A (ja) * | 2005-04-14 | 2006-10-26 | Fujitsu Ltd | 電子部品を基板に取り付け及び取り外す加熱装置 |
JP4535969B2 (ja) * | 2005-08-24 | 2010-09-01 | 新光電気工業株式会社 | 半導体装置 |
JP2007067272A (ja) * | 2005-09-01 | 2007-03-15 | Nitto Denko Corp | Tab用テープキャリアおよびその製造方法 |
KR100711966B1 (ko) * | 2005-10-07 | 2007-05-02 | 삼성전기주식회사 | 패키지 기판, 반도체 패키지 및 반도체 패키지 제작방법 |
US20070278671A1 (en) * | 2006-06-02 | 2007-12-06 | Powertech Technology Inc. | Ball grind array package structure |
KR100891516B1 (ko) * | 2006-08-31 | 2009-04-06 | 주식회사 하이닉스반도체 | 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지 |
US7901989B2 (en) * | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7759166B2 (en) * | 2006-10-17 | 2010-07-20 | Tessera, Inc. | Microelectronic packages fabricated at the wafer level and methods therefor |
TWI338353B (en) * | 2006-11-06 | 2011-03-01 | Advanced Semiconductor Eng | Package structure and subtrate board thereof |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
EP2186134A2 (en) | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US7919868B2 (en) * | 2007-08-15 | 2011-04-05 | Qimonda Ag | Carrier substrate and integrated circuit |
EP2308087B1 (en) * | 2008-06-16 | 2020-08-12 | Tessera, Inc. | Stacking of wafer-level chip scale packages having edge contacts |
WO2010104610A2 (en) * | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
US20100289132A1 (en) * | 2009-05-13 | 2010-11-18 | Shih-Fu Huang | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package |
US8367473B2 (en) * | 2009-05-13 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof |
TW201041105A (en) * | 2009-05-13 | 2010-11-16 | Advanced Semiconductor Eng | Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package |
US8288869B2 (en) * | 2009-05-13 | 2012-10-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with substrate having single metal layer and manufacturing methods thereof |
JP2011014871A (ja) * | 2009-06-01 | 2011-01-20 | Elpida Memory Inc | 半導体装置 |
TWI425603B (zh) * | 2009-09-08 | 2014-02-01 | Advanced Semiconductor Eng | 晶片封裝體 |
KR101614856B1 (ko) * | 2009-10-12 | 2016-04-22 | 삼성전자주식회사 | 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 |
US8786062B2 (en) | 2009-10-14 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and process for fabricating same |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
JP5590223B2 (ja) * | 2011-03-25 | 2014-09-17 | 株式会社村田製作所 | セラミック多層基板 |
KR101852601B1 (ko) * | 2011-05-31 | 2018-04-27 | 삼성전자주식회사 | 반도체 패키지 장치 |
KR20130014881A (ko) * | 2011-08-01 | 2013-02-12 | 삼성전자주식회사 | 홈이 형성된 기판을 포함하는 반도체 장치 |
JP2016029681A (ja) * | 2014-07-25 | 2016-03-03 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP6473595B2 (ja) | 2014-10-10 | 2019-02-20 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2016122802A (ja) | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN107273598B (zh) * | 2017-06-09 | 2020-10-27 | 合肥芯荣微电子有限公司 | 一种SoC芯片PAD控制端寄存器RTL代码自动生成方法和系统 |
US10879195B2 (en) * | 2018-02-15 | 2020-12-29 | Micron Technology, Inc. | Method for substrate moisture NCF voiding elimination |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567698A (ja) | 1991-09-06 | 1993-03-19 | Hitachi Ltd | テープキヤリアパツケージ |
JPH07112028B2 (ja) * | 1992-11-30 | 1995-11-29 | 日本電気株式会社 | 半導体チップの実装方法 |
US5468994A (en) * | 1992-12-10 | 1995-11-21 | Hewlett-Packard Company | High pin count package for semiconductor device |
US5592736A (en) * | 1993-09-03 | 1997-01-14 | Micron Technology, Inc. | Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads |
US5475284A (en) * | 1994-05-03 | 1995-12-12 | Osram Sylvania Inc. | Ballast containing circuit for measuring increase in DC voltage component |
JP3150253B2 (ja) * | 1994-07-22 | 2001-03-26 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに実装方法 |
US5717252A (en) * | 1994-07-25 | 1998-02-10 | Mitsui High-Tec, Inc. | Solder-ball connected semiconductor device with a recessed chip mounting area |
EP1189271A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Wiring boards and mounting of semiconductor devices thereon |
JP3611948B2 (ja) * | 1997-05-16 | 2005-01-19 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
JPH1174413A (ja) * | 1997-07-01 | 1999-03-16 | Sony Corp | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器 |
JPH1140694A (ja) | 1997-07-16 | 1999-02-12 | Oki Electric Ind Co Ltd | 半導体パッケージおよび半導体装置とその製造方法 |
JP3033541B2 (ja) * | 1997-09-05 | 2000-04-17 | 日本電気株式会社 | Tabテープ、半導体装置及び半導体装置の製造方法 |
JP3087709B2 (ja) * | 1997-12-08 | 2000-09-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2000156435A (ja) * | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000031323A (ja) * | 1998-07-10 | 2000-01-28 | Hitachi Cable Ltd | 放熱板及び補強板付きbgaの製造方法 |
-
2001
- 2001-05-21 JP JP2001151110A patent/JP3651413B2/ja not_active Expired - Fee Related
- 2001-12-04 US US10/000,791 patent/US6818989B2/en not_active Expired - Fee Related
- 2001-12-07 KR KR1020010077195A patent/KR100780829B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073825A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 半導体装置及びその実装方法 |
KR101099688B1 (ko) | 2010-01-29 | 2011-12-28 | 삼성전기주식회사 | 단층 보드온칩 패키지 기판 및 그 제조방법 |
KR101731683B1 (ko) * | 2014-07-08 | 2017-04-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스를 패키징하는 방법 및 패키징된 반도체 디바이스 |
US9847317B2 (en) | 2014-07-08 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging semiconductor devices and packaged semiconductor devices |
US10043778B2 (en) | 2014-07-08 | 2018-08-07 | Taiwan Semiconductor Manufacturing Company | Methods of packaging semiconductor devices and packaged semiconductor devices |
US10510719B2 (en) | 2014-07-08 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company | Methods of packaging semiconductor devices and packaged semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
KR100780829B1 (ko) | 2007-11-29 |
JP3651413B2 (ja) | 2005-05-25 |
KR20020089123A (ko) | 2002-11-29 |
US20020171145A1 (en) | 2002-11-21 |
US6818989B2 (en) | 2004-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3651413B2 (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法 | |
US6313532B1 (en) | Semiconductor device and method for manufacturing the same | |
EP1740029B1 (en) | Circuit substrate | |
JPH10321672A (ja) | 半導体装置及びその製造方法 | |
KR19990013513A (ko) | 리드 프레임, 리드 프레임 제조 방법, 반도체 디바이스,반도체 디바이스의 조립 방법, 및 전자 장치 | |
JP3003624B2 (ja) | 半導体装置 | |
JP2003068804A (ja) | 電子部品実装用基板 | |
US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
KR20020069288A (ko) | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 | |
JP2000138317A (ja) | 半導体装置及びその製造方法 | |
JP2012089898A (ja) | 半田ボール及び半導体パッケージ | |
JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
EP1041617A1 (en) | Semiconductor device and method of production thereof and semiconductor mounting structure and method | |
KR19990067806A (ko) | 반도체 장치와 그 제조 방법, 및 전자 기기 | |
JP3313058B2 (ja) | 半導体装置とその製造方法 | |
JP2002151833A (ja) | 電子部品実装用基板の製造方法 | |
JP2005158777A (ja) | 半導体装置及びその製造方法 | |
JP2010098077A (ja) | 回路モジュールの製造方法 | |
JP2008060159A (ja) | 半導体装置およびその製造方法 | |
JP2001358253A (ja) | Bga型半導体装置 | |
JP2001358258A (ja) | Bga型半導体装置 | |
JP2000058701A (ja) | 補強部付キャリアテープおよびこれを用いた半導体装置 | |
JP2947563B2 (ja) | 半導体装置 | |
KR20180035968A (ko) | 미세 패턴 및 피치 구현을 위한 배리어층을 갖는 리드 프레임 및 그 제조 방법과, 그 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |