JPS63260053A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63260053A JPS63260053A JP9437187A JP9437187A JPS63260053A JP S63260053 A JPS63260053 A JP S63260053A JP 9437187 A JP9437187 A JP 9437187A JP 9437187 A JP9437187 A JP 9437187A JP S63260053 A JPS63260053 A JP S63260053A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum wiring
- aluminum
- impurities
- silicon nitride
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 42
- 238000000992 sputter etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 20
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 239000004411 aluminium Substances 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- -1 Halogen ions Chemical class 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にアルミニウ
ム配線の耐湿性を向上し得る製造方法に関する。
ム配線の耐湿性を向上し得る製造方法に関する。
半導体装置は、チップ表面の保護のために、酸化シリコ
ン膜や窒化シリコン膜などの絶縁膜で覆われており、外
部電極と電気的に接続するために、この絶縁膜の所望の
位置に開孔部が設けられる。
ン膜や窒化シリコン膜などの絶縁膜で覆われており、外
部電極と電気的に接続するために、この絶縁膜の所望の
位置に開孔部が設けられる。
また、多層配線を°有する半導体装置では、一層目の配
線と二層目の配線とを電気的に接続するため、層間絶縁
膜の所望の位置に開孔部が設けられる。
線と二層目の配線とを電気的に接続するため、層間絶縁
膜の所望の位置に開孔部が設けられる。
従来、絶縁膜の開孔方法として、まず第１Ｋ前記絶縁膜
上にフォトレジスト膜を塗布し、写真蝕刻技術により、
このフォトレジスト膜に選択的に開孔部を設けた後、前
記絶縁膜をハロゲン化炭素を用いたエツチングガスによ
るドライエツチング法が挙げられる。
上にフォトレジスト膜を塗布し、写真蝕刻技術により、
このフォトレジスト膜に選択的に開孔部を設けた後、前
記絶縁膜をハロゲン化炭素を用いたエツチングガスによ
るドライエツチング法が挙げられる。
また、第２として、絶縁膜が酸化シリコン膜などでは弗
化水素系の液によるウェットエツチングを行なう場合も
ある。このような方法にて、絶縁膜上に開孔部が設けら
れた後、フォトレジスト膜を除去する。しかるのちに、
前記開孔部を通して、電気的接続するためのワイヤボン
ディング接続工程、あるいは電極の形成工程が行なわれ
る。
化水素系の液によるウェットエツチングを行なう場合も
ある。このような方法にて、絶縁膜上に開孔部が設けら
れた後、フォトレジスト膜を除去する。しかるのちに、
前記開孔部を通して、電気的接続するためのワイヤボン
ディング接続工程、あるいは電極の形成工程が行なわれ
る。
前述した従来の方法では、絶縁膜の開孔後において、と
の開孔部に露出した電気配線の表面がドライエツチング
法ではプラズマ状態のハロゲン化炭素ガスに、またウェ
ットエツチング法では弗化水素液に直接さらされるため
に、電気配線の表面にハロゲンイオン（例えばＦ”−、
ｃｌ−）などの不純物が付着する。一般に電気配線の材
料としてアルミニウムが用いられ、これらのハロゲンイ
オンがアルミニウム配線の表面に付着されたまま、ワイ
ヤボンディングされたり、二層目の電気配線が形成され
たりする。半導体装置完成後の耐湿性試験で強制的に水
分を侵入させるとハロゲンイオンがアルミニウム配線上
だ作用し、アルミニウム配線の腐食を引き起こし、アル
ミニウム配線が断線してしまい、装置の信頼性を著しく
低下させるという欠点がある。
の開孔部に露出した電気配線の表面がドライエツチング
法ではプラズマ状態のハロゲン化炭素ガスに、またウェ
ットエツチング法では弗化水素液に直接さらされるため
に、電気配線の表面にハロゲンイオン（例えばＦ”−、
ｃｌ−）などの不純物が付着する。一般に電気配線の材
料としてアルミニウムが用いられ、これらのハロゲンイ
オンがアルミニウム配線の表面に付着されたまま、ワイ
ヤボンディングされたり、二層目の電気配線が形成され
たりする。半導体装置完成後の耐湿性試験で強制的に水
分を侵入させるとハロゲンイオンがアルミニウム配線上
だ作用し、アルミニウム配線の腐食を引き起こし、アル
ミニウム配線が断線してしまい、装置の信頼性を著しく
低下させるという欠点がある。
本発明の目的は、前記欠点が解決され、絶縁膜開孔工程
でアルミニウム配線表面に付着したハロゲンイオンなど
の不純物をノ・ロゲンイオンなどの腐食性ガスあるいは
酸などを用いることなく、取り除く仁とができ、アルミ
ニウム配線の耐湿性を向上させた半導体装置の製造方法
を提供することにある。
でアルミニウム配線表面に付着したハロゲンイオンなど
の不純物をノ・ロゲンイオンなどの腐食性ガスあるいは
酸などを用いることなく、取り除く仁とができ、アルミ
ニウム配線の耐湿性を向上させた半導体装置の製造方法
を提供することにある。
本発明の半導体装置の製造方法の構成は、アルミニウム
配線上の絶縁膜に所望の大きさの開孔部を形成する工程
を備えた半導体装置の製造方法において、前記絶縁膜が
開孔された後、前記開孔部下の前記アルミニウム配線の
表面を、不活性ガスによりスパッタエツチングする工程
を有することを特徴とする。
配線上の絶縁膜に所望の大きさの開孔部を形成する工程
を備えた半導体装置の製造方法において、前記絶縁膜が
開孔された後、前記開孔部下の前記アルミニウム配線の
表面を、不活性ガスによりスパッタエツチングする工程
を有することを特徴とする。
次に本発明について図面を参照しυがら詳細に説明する
。
。
第１図（Ａ）乃至第１図（Ｄ）は本発明の第１の実施例
の半導体装置の製造方法を工程順に示す断面図である。
の半導体装置の製造方法を工程順に示す断面図である。
まず、第１の実施例として、半導体集積回路装置のポン
ディングパッド部の開孔部形成の工程に適用した場合に
ついて説明する。
ディングパッド部の開孔部形成の工程に適用した場合に
ついて説明する。
第１図（Ａ）において、半導体素子が形成され、これら
の素子間を接続するためのアルミニウム配線が形成され
、さらにアルミニウム配線上パッジベージ百ン膜が堆積
された後のポンディングパッド部が拡大されて示し′Ｃ
いる。ここで、酸化シリコン膜１１上にアルミニウムパ
ッド１２、窒化シ。
の素子間を接続するためのアルミニウム配線が形成され
、さらにアルミニウム配線上パッジベージ百ン膜が堆積
された後のポンディングパッド部が拡大されて示し′Ｃ
いる。ここで、酸化シリコン膜１１上にアルミニウムパ
ッド１２、窒化シ。
リコン膜１３が形成しである。
次に、第１図（Ｂ）に示したように、アルミニウムパッ
ド１３上の窒化シリコン膜工３を除去するため、７オト
ｌ／シスト１４を塗布し、写真蝕刻技術により、違択的
に７オトレジス）１４を除去′する。
ド１３上の窒化シリコン膜工３を除去するため、７オト
ｌ／シスト１４を塗布し、写真蝕刻技術により、違択的
に７オトレジス）１４を除去′する。
次に第１図（Ｃ）に示したように、ＣＦ４ガスを用いて
窒化シリコン暎１３をプラズマエツチングする。ここで
、窒化シリコン膜１３がエツチングされた後は、アルミ
ニウムパッド１２０表面がプラズマ状態のＣＦ４ガスに
さらされるので、Ｆ−などの不純物がアルミニウムパッ
ド１２０表面に付着する。次に第１図（Ｄ）に示したよ
うに、アルミニウムパッド１２の表面に付着した不純物
を取り除く′タメ、アルミニウムパッド１．２の表面を
Ａｌｏ １５釦よりスパッタエツチングする。ここで、
Ａｒ＋スパッタエツチングは、例えばにνの印加電圧で
、３Ｘ １０’ ３Ｔｏｒ ｒで１０分行なう。前記条
件で、アルミニウムは数百に程度エツチングされ、表面
に付着した不純物は、はとんど取り除くことができる。
窒化シリコン暎１３をプラズマエツチングする。ここで
、窒化シリコン膜１３がエツチングされた後は、アルミ
ニウムパッド１２０表面がプラズマ状態のＣＦ４ガスに
さらされるので、Ｆ−などの不純物がアルミニウムパッ
ド１２０表面に付着する。次に第１図（Ｄ）に示したよ
うに、アルミニウムパッド１２の表面に付着した不純物
を取り除く′タメ、アルミニウムパッド１．２の表面を
Ａｌｏ １５釦よりスパッタエツチングする。ここで、
Ａｒ＋スパッタエツチングは、例えばにνの印加電圧で
、３Ｘ １０’ ３Ｔｏｒ ｒで１０分行なう。前記条
件で、アルミニウムは数百に程度エツチングされ、表面
に付着した不純物は、はとんど取り除くことができる。
しかるのちは、従来と同じ方法により半導体集積回路装
置を完成させる。
置を完成させる。
このようにして製造された半導体集積回路装置は、窒化
シリコンＦ１８１３のエツチング工程でアルミニウムパ
ッド１２上に付着し九Ｆ−などの不純物が取り除かれて
いるので、耐湿性試験を行なっても、アルミニウムパッ
ド１２の腐食による断線の発生を防止することができる
。
シリコンＦ１８１３のエツチング工程でアルミニウムパ
ッド１２上に付着し九Ｆ−などの不純物が取り除かれて
いるので、耐湿性試験を行なっても、アルミニウムパッ
ド１２の腐食による断線の発生を防止することができる
。
第２図（Ａ）乃至第２図（Ｄ）は本発明の第２の実施例
の半導体装置の製造方法を工程順に示す断面図でおる。
の半導体装置の製造方法を工程順に示す断面図でおる。
第２図の実施例として、多層配線を採用した半導体集積
回路装置のピアホール形成工程に適用した例を説明する
。第２図（Ａ）は半導体素子が形成され、素子間を接続
する一層目のアルミニウム配線が形成され、さらに一層
目のアルミニウム配線上に１−間絶縁膜が堆積された後
の半導体集積回路装置の一部分の断面図である。同図に
おいて、シリコシ基板２１、酸化シリコン膜２２、第１
のアルミニウム配線２３、酸化シリコン膜２４が形成し
である。次に第２図（Ｂ）に示したように、酸化シリコ
ン膜２４上にフォトレジスト２５を塗布し、写真蝕刻技
術により、選択的にフォトレジストチ２５を除去し、フ
ォトレジスト２５が除去された部分の酸化シリコン膜２
４をＣＦ４ガスによりプラズマエツチングすることによ
り、ピアホールが形成される。次に第２図（Ｃ）に示し
たように、Ａｒ”２６により第１のアルミニウム配線２
３の表面をスパッタエツチングして、酸化シリコン膜２
４のプラズマエツチング工程で付着したＦ−などの不純
物を除去する。ここで、Ａｒ＋スパッタエツチングは第
１の実施例と同じ条件で行なう。次にスパッタ法により
アルミニウムを堆積し、写真蝕刻技術を用いて、第２図
■）に示したように、第一２のアルミニウム配線２７を
形成する。しかるのちは、従来と同じ方法にて半導体集
積回路装置を完成させる。
回路装置のピアホール形成工程に適用した例を説明する
。第２図（Ａ）は半導体素子が形成され、素子間を接続
する一層目のアルミニウム配線が形成され、さらに一層
目のアルミニウム配線上に１−間絶縁膜が堆積された後
の半導体集積回路装置の一部分の断面図である。同図に
おいて、シリコシ基板２１、酸化シリコン膜２２、第１
のアルミニウム配線２３、酸化シリコン膜２４が形成し
である。次に第２図（Ｂ）に示したように、酸化シリコ
ン膜２４上にフォトレジスト２５を塗布し、写真蝕刻技
術により、選択的にフォトレジストチ２５を除去し、フ
ォトレジスト２５が除去された部分の酸化シリコン膜２
４をＣＦ４ガスによりプラズマエツチングすることによ
り、ピアホールが形成される。次に第２図（Ｃ）に示し
たように、Ａｒ”２６により第１のアルミニウム配線２
３の表面をスパッタエツチングして、酸化シリコン膜２
４のプラズマエツチング工程で付着したＦ−などの不純
物を除去する。ここで、Ａｒ＋スパッタエツチングは第
１の実施例と同じ条件で行なう。次にスパッタ法により
アルミニウムを堆積し、写真蝕刻技術を用いて、第２図
■）に示したように、第一２のアルミニウム配線２７を
形成する。しかるのちは、従来と同じ方法にて半導体集
積回路装置を完成させる。
前記実施例により製造された半導体集積回路装置は、ピ
アホール部において、ｒなどの不純物が取り除かれてい
るので、耐湿性試験を行なってもピアホール部でのアル
ミニウムの腐食が発生せず、装置の信頼性が向上する。
アホール部において、ｒなどの不純物が取り除かれてい
るので、耐湿性試験を行なってもピアホール部でのアル
ミニウムの腐食が発生せず、装置の信頼性が向上する。
以上説明したように、本発明によれば、アルミニウム配
線上の絶縁膜のエツチング工程でアルミニウム配線の表
面に付着したハロゲンイオンなどの不純物を取り除くこ
とができ、アルミニウム配線の耐湿性を向上させること
ができ、特に高湿多湿などの水分の侵入し易い過酷な条
件圧おいても、十分な信頼性を確保することができ、ま
た従来と同一環境で使用される場合には、装置の寿命が
長くなるという効果が得られる。
線上の絶縁膜のエツチング工程でアルミニウム配線の表
面に付着したハロゲンイオンなどの不純物を取り除くこ
とができ、アルミニウム配線の耐湿性を向上させること
ができ、特に高湿多湿などの水分の侵入し易い過酷な条
件圧おいても、十分な信頼性を確保することができ、ま
た従来と同一環境で使用される場合には、装置の寿命が
長くなるという効果が得られる。
更に、本発明によれば、モールド樹脂封止された装置に
おいて、水分の侵入が出来るだけ少なくなるような高価
な樹脂が材料として用いられているが、このような多少
の水分の侵入は許容できるので、より安価な樹脂を材料
として用いることができるという効果が得られる。
おいて、水分の侵入が出来るだけ少なくなるような高価
な樹脂が材料として用いられているが、このような多少
の水分の侵入は許容できるので、より安価な樹脂を材料
として用いることができるという効果が得られる。
第１図（Ａ）乃至第１図（Ｄ）は本発明の第１の実施例
の半導体装置の製造方法を工程順に示す断面図、第２図
（Ａ）乃至第２図（Ｄ）は本発明の第２の実施例の半導
体製造方法を工程順に示す断面図である。 １１．２２，２４・・・・・・酸化シリコン膜、１２・
・・・・・アルミニウムパッド、１３・・・・・・窒化
シリコン［，１４゜２５・・・・・・フォトレジスト、
１５．２６・・・・・・Ａｒ 、２１・・・・・・シリ
コン基板、２３・・・・・・第１のアルミニウム配線、
２７・・・・・・第２のアルミニウム配線。
の半導体装置の製造方法を工程順に示す断面図、第２図
（Ａ）乃至第２図（Ｄ）は本発明の第２の実施例の半導
体製造方法を工程順に示す断面図である。 １１．２２，２４・・・・・・酸化シリコン膜、１２・
・・・・・アルミニウムパッド、１３・・・・・・窒化
シリコン［，１４゜２５・・・・・・フォトレジスト、
１５．２６・・・・・・Ａｒ 、２１・・・・・・シリ
コン基板、２３・・・・・・第１のアルミニウム配線、
２７・・・・・・第２のアルミニウム配線。
Claims (1)
- アルミニウム配線上の絶縁膜に所望の大きさの開孔部
を形成する工程を備えた半導体装置の製造方法において
、前記絶縁膜が開孔された後、前記開孔部下の前記アル
ミニウム配線の表面を、不活性ガスによりスパッタエッ
チングする工程を有することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9437187A JPS63260053A (ja) | 1987-04-16 | 1987-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9437187A JPS63260053A (ja) | 1987-04-16 | 1987-04-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260053A true JPS63260053A (ja) | 1988-10-27 |
Family
ID=14108457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9437187A Pending JPS63260053A (ja) | 1987-04-16 | 1987-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275654A (ja) * | 1989-04-17 | 1990-11-09 | Nec Corp | 半導体集積回路の製造方法 |
| US5455198A (en) * | 1992-12-31 | 1995-10-03 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating tungsten contact plug |
-
1987
- 1987-04-16 JP JP9437187A patent/JPS63260053A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275654A (ja) * | 1989-04-17 | 1990-11-09 | Nec Corp | 半導体集積回路の製造方法 |
| US5455198A (en) * | 1992-12-31 | 1995-10-03 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating tungsten contact plug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
| KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| US7112881B2 (en) | Semiconductor device | |
| JPS63260053A (ja) | 半導体装置の製造方法 | |
| JPS63307758A (ja) | 集積回路装置 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2003142521A (ja) | 半導体装置およびその製造方法 | |
| JPH02106956A (ja) | 半導体装置及びその製造方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH0330986B2 (ja) | ||
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JPH09270426A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH02125622A (ja) | 集積回路 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JP2003273147A (ja) | 半導体装置およびその製造方法 | |
| JPH06244237A (ja) | 半導体装置及びその製造方法 | |
| JPH098134A (ja) | 半導体装置およびその製造方法 |