JPH09270426A - 半導体装置のパッド電極構造及びその製造方法 - Google Patents

半導体装置のパッド電極構造及びその製造方法

Info

Publication number
JPH09270426A
JPH09270426A JP8077658A JP7765896A JPH09270426A JP H09270426 A JPH09270426 A JP H09270426A JP 8077658 A JP8077658 A JP 8077658A JP 7765896 A JP7765896 A JP 7765896A JP H09270426 A JPH09270426 A JP H09270426A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
conductive wiring
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8077658A
Other languages
English (en)
Inventor
Jun Takizawa
順 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8077658A priority Critical patent/JPH09270426A/ja
Publication of JPH09270426A publication Critical patent/JPH09270426A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05009Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【解決手段】半導体装置の多層配線構造を有するパッド
電極構造に関し、導電性配線膜間における層間絶縁膜の
接続孔側壁部にR形状のタングステンによる側壁膜を形
成する。このパッド電極は、半導体基板100、第1導
電性配線膜102、この両者の電気的絶縁を保つ為のシ
リコン酸化膜101、第1導電性配線膜102と周辺回
路との電気的絶縁を保つ為の層間絶縁膜103、第2導
電性配線膜104、パッド電極を外界から保護する表面
回路保護膜105から構成される。層間絶縁膜103の
開孔面積の1片が10μm以上の大きさになるような大
面積領域でのエッチバックを行なうと、層間絶縁膜10
3の開孔側壁部にR形状のタングステンからなるサイド
ウォール106が形成される。 【効果】導電性配線膜のスパッタ時の付きまわりを改善
することができる。また水分などの不純物浸入による層
間絶縁膜の絶縁性低下が防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の多層
配線構造を有するパッド電極構造に関する。
【0002】
【従来の技術】従来の2層配線構造を持つ半導体装置の
パッド電極構造は図1に示すように、半導体基板100
上に於て基板との電気的絶縁の為のシリコン酸化膜10
1を熱酸化法もしくはCVD法などにより形成し、該シ
リコン酸化膜101上へ内部回路と接続の役割をする平
坦な第1導電性配線膜102をスパッタ法で形成する。
その上層に第1導電性配線膜102を周辺回路と電気的
絶縁をするための層間絶縁膜103をCVD法で堆積形
成した後、フォトエッチングにより層間絶縁膜103を
開孔し、続いて内部回路と外部回路との接続端子の役割
をする第2導電性配線膜104が第1導電性配線膜10
2上に電気的接続をするようにスパッタ法で形成し、最
上層に物理的、化学的、電気的に外界から内部回路を保
護する目的の表面回路保護膜105を第2導電性配線膜
104の上に形成し、最後にフォトエッチングによりパ
ッド電極領域を開口した構造から成り立っている。
【0003】
【発明が解決しようとする課題】前述の従来例で示した
半導体装置のパッド電極構造(図1)は、層間絶縁膜1
03の開孔側壁部がフォトエッチングにより垂直形状に
形成されているために、その上層に第2導電性配線膜1
04がスパッタ形成されるときに、層間絶縁膜103の
開孔側壁部における導電性配線膜の付きまわりが悪く、
断線などの要因となっていた。またウェットエッチング
により層間絶縁膜103を開孔する場合には、エッチン
グ液の層間絶縁膜103への浸入、残留が生じ、その残
留エッチング液による導電性配線膜の腐食や、層間絶縁
膜の絶縁性能低下などの信頼性問題発生の要因となって
いた。またドライエッチングによって層間絶縁膜103
を開孔した場合でも、開孔側壁部が露出した状態にある
ため、水分の浸入などによる絶縁性の低下など起こる可
能性があった。よって本発明の目的は、層間絶縁膜の開
孔側壁部における導電性配線膜の付きまわりを改善し、
該層間絶縁膜の開孔側壁部露出による、不純物浸入を防
止するパッド電極構造を提供することにある。
【0004】
【課題を解決するための手段】本発明の半導体装置のパ
ッド電極構造は、 (手段1)第1導電性配線膜と第2導電性配線膜間を電
気的に接続する為に開孔された層間絶縁膜の接続孔側壁
部にサイドウォールが形成されていることを特徴とす
る。
【0005】(手段2)半導体装置のパッド電極製造方
法において、層間絶縁膜に少なくとも接続孔を開孔する
工程と、層間絶縁膜の接続孔を覆って厚膜を付ける工程
と、該厚膜をエッチバックしてサイドウォールを接続孔
の側壁部に形成する工程からなることを特徴とする。
【0006】(手段3)前記手段2記載の半導体装置の
パッド電極製造方法において、層間絶縁膜の接続孔側壁
部に形成されたサイドウォールの材料がタングステンで
あることを特徴とする。
【0007】
【作用】層間絶縁膜の開孔側壁部にサイドウォールを形
成することによってサイドウォールが層間絶縁膜の開孔
側壁部の保護膜として働き不純物の浸入を防止すること
ができる。またサイドウォールのR形状により導電性配
線膜の付きまわりが向上する。
【0008】
【発明の実施の形態】本発明の半導体装置のパッド電極
構造は、基本的には図2で示される構造をしている。1
00はパッド構造の基盤となる半導体基板であり、10
1は半導体基板100と第1導電性配線膜102との電
気的絶縁を保つ為のシリコン酸化膜である。103は第
1導電性配線膜を周辺回路と電気的絶縁を保つ為の層間
絶縁膜であり、106が本発明の構造的特徴であるサイ
ドウォールである。104は第2導電性配線膜であり、
105がパッド電極を外界からの物理的、化学的、電気
的に保護する表面回路保護膜である。以下実際の形成工
程を順を追いながら説明していく(図3)。まず半導体
基板100を酸化炉の中で摂氏1000度の酸素雰囲気
中で20nmのシリコン酸化膜101を形成する。その
後、シリコン酸化膜101上に膜厚が500nmの導電
性配線膜102をスパッタ法で形成する。この導電性配
線膜に用いる材料としては、Al、AlSi、AlSi
Cu、Cu等の金属配線膜が導電性、加工性などの点で
優れている。次にウェハー全面にフォトレジストを塗布
し配線パターンを露光転写、現像した後、このレジスト
をマスクとしてエッチングガスに塩素を使用して反応性
イオンエッチング装置を用いてエッチングを行い、その
後フォトレジストを剥離することによって第1導電性配
線膜102をパターニングする。続いてシランと酸素を
原料とした減圧下でのプラズマCVDによって二酸化珪
素からなる層間絶縁膜103を全体に1000nmデポ
する。次にウェハー全面にフォトレジストを塗布し、接
続孔のパターンを露光転写、現像した後、レジストをマ
スクとし、エッチングガスとして四弗化炭素と酸素を用
いた反応性イオンエッチング法で開孔する(図3a)。
続いてこの接続孔を覆うように厚膜をデポする。この厚
膜は層間絶縁膜の接続孔側壁部を保護するサイドウォー
ルの基となるため、保護する材料ならば導電性材料も絶
縁性材料も用いることができるが、材料としてタングス
テンを用いることによって従来のタングステンプラグプ
ロセスの一環でサイドウォールを同時形成することがで
きるので、サイドウォール形成のための特別な工程が必
要でなくなるため工程削減になる。タングステンのサイ
ドウォールを形成する場合はウェハー全面に原料ガスと
して六弗化タングステン用いて水素還元法によりタング
ステンを600nmデポする(図3b)。続いて全面を
エッチングガスとして六弗化硫黄を用いた異方性の反応
性イオンエッチングにより層間絶縁膜103が現われる
までエッチバックを行なう。この時、層間絶縁膜の開孔
面積の1片が10μm以上の大きさになるような大面積
領域でのエッチバックを行なうと層間絶縁膜103の接
続孔側壁部にR形状のタングステンからなるサイドウォ
ール106が形成されて残る(図3c)。続いて第2導
電性配線膜104をスパッタ法により500nmの膜厚
で形成し、次にウェハー全面にフォトレジストを塗布し
配線パターンを露光転写、現像した後、このレジストを
マスクとしてエッチングガスに塩素を使用して反応性イ
オンエッチング装置を用いてエッチングを行い、その後
フォトレジストを剥離することによって第2導電性配線
膜104をパターニングする。最後に表面回路保護膜1
05として全面にシリコン窒化膜をCVD法により1μ
mの膜厚にデポを行い、フォトエッチングによりシリコ
ン窒化膜を開孔し第2導電性配線膜を露出させ、本発明
のパッド電極構造が完成する。なお本発明のプロセス実
施例は導電性配線膜が2層の場合の例であるが、3層以
上のパッド電極にも同じ様なプロセスの繰り返しにより
本発明を実施することができる。
【0009】
【発明の効果】手段1記載の発明によれば、層間絶縁膜
の接続孔側壁部にR形状のサイドウォールが形成される
ことによりスパッタによって飛来した導電性配線膜が取
り付きやすくなり、ステップカバレッジが改善され導電
性配線膜の段切れなどが低減する。また層間絶縁膜の接
続孔側壁部が直接露出していないため不純物の浸入を防
止することができ、層間絶縁膜の絶縁性能を低下させる
ことがなく、層間絶縁膜の信頼性が向上する。
【0010】手段3記載の発明によれば、層間絶縁膜の
開孔側壁部に形成するR形状の側壁膜材料にタングステ
ンを用いることにより、内部回路でのコンタクト孔への
埋め込みタングステン技術を用いて本発明のパッド構造
の側壁膜を同時形成することができるので、サイドウォ
ール形成のための特別な工程を必要としないので製作効
率がよい。
【図面の簡単な説明】
【図1】従来のパッド電極断面構造を示す図。
【図2】本発明によるパッド電極断面構造を示す図。
【図3】本発明によるパッド電極の製作工程を示す図。
【符号の説明】
100・・・半導体基板 101・・・シリコン酸化膜 102・・・第1導電性配線膜 103・・・層間絶縁膜 104・・・第2導電性配線膜 105・・・表面回路保護膜 106・・・サイドウォール

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】第1導電性配線膜と第2導電性配線膜間を
    電気的に接続する為に開孔された層間絶縁膜の接続孔側
    壁部にサイドウォールが形成されていることを特徴とす
    る半導体装置のパッド電極構造。
  2. 【請求項2】半導体装置のパッド電極製造方法におい
    て、層間絶縁膜に少なくとも接続孔を開孔する工程と、
    層間絶縁膜の接続孔を覆って厚膜を付ける工程と、該厚
    膜をエッチバックしてサイドウォールを接続孔の側壁部
    に形成する工程からなることを特徴とする半導体装置の
    パッド電極製造方法。
  3. 【請求項3】前記請求項2記載の半導体装置のパッド電
    極製造方法において、層間絶縁膜の接続孔側壁部に形成
    されたサイドウォールの材料がタングステンであること
    を特徴とする半導体装置のパッド電極製造方法。
JP8077658A 1996-03-29 1996-03-29 半導体装置のパッド電極構造及びその製造方法 Withdrawn JPH09270426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8077658A JPH09270426A (ja) 1996-03-29 1996-03-29 半導体装置のパッド電極構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8077658A JPH09270426A (ja) 1996-03-29 1996-03-29 半導体装置のパッド電極構造及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002083730A Division JP2002334885A (ja) 2002-03-25 2002-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09270426A true JPH09270426A (ja) 1997-10-14

Family

ID=13639988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8077658A Withdrawn JPH09270426A (ja) 1996-03-29 1996-03-29 半導体装置のパッド電極構造及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09270426A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353266B1 (en) 1999-05-19 2002-03-05 Nec Corporation Semiconductor device having improved pad coupled to wiring on semiconductor substrate
US6417568B1 (en) * 1999-03-12 2002-07-09 Nec Corporation Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417568B1 (en) * 1999-03-12 2002-07-09 Nec Corporation Semiconductor device
US6353266B1 (en) 1999-05-19 2002-03-05 Nec Corporation Semiconductor device having improved pad coupled to wiring on semiconductor substrate

Similar Documents

Publication Publication Date Title
JPH05206290A (ja) 多層相互接続集積回路用ビア形成方法
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
JP3102409B2 (ja) 配線の形成方法及びプラズマアッシング装置
JP4207285B2 (ja) 半導体装置の製造方法
JPH09270426A (ja) 半導体装置のパッド電極構造及びその製造方法
JP2000243836A (ja) 半導体素子の配線形成方法
JPH0590417A (ja) 半導体素子の多層配線の形成方法
KR100190381B1 (ko) 미세반도체소자의콘택홀형성방법
JP2002334885A (ja) 半導体装置の製造方法
KR100216730B1 (ko) 반도체 금속막 식각공정
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
JPH06236931A (ja) 配線構造及びその製造方法
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
JP2828089B2 (ja) 半導体装置の製造方法
JPH08330422A (ja) 半導体装置およびその製造方法
JPS63260053A (ja) 半導体装置の製造方法
JPH0799199A (ja) 半導体装置の製造方法
KR100458476B1 (ko) 반도체소자의금속배선형성방법
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
KR100687878B1 (ko) 반도체 소자의 콘택 형성 방법
JPH09199591A (ja) 半導体装置の製造方法
KR20000041077A (ko) 반도체 장치의 배선 형성 방법
JPH10135325A (ja) コンタクトの形成方法および半導体装置の製造方法
JPH06112150A (ja) 接続孔への配線形成方法
JPS63237443A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050329