JP4207285B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4207285B2
JP4207285B2 JP03225399A JP3225399A JP4207285B2 JP 4207285 B2 JP4207285 B2 JP 4207285B2 JP 03225399 A JP03225399 A JP 03225399A JP 3225399 A JP3225399 A JP 3225399A JP 4207285 B2 JP4207285 B2 JP 4207285B2
Authority
JP
Japan
Prior art keywords
etching
wiring
film
sccm
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03225399A
Other languages
English (en)
Other versions
JP2000232159A (ja
Inventor
龍一 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03225399A priority Critical patent/JP4207285B2/ja
Priority to US09/501,519 priority patent/US6358835B1/en
Priority to TW089102222A priority patent/TW439216B/zh
Priority to KR1020000006125A priority patent/KR100632333B1/ko
Publication of JP2000232159A publication Critical patent/JP2000232159A/ja
Application granted granted Critical
Publication of JP4207285B2 publication Critical patent/JP4207285B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくはタングステンからなる埋め込みプラグ上に上層配線を形成する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の高集積化、微細化にともない、接続孔と導体配線の被り余裕を持たない、いわゆるボーダーレス構造の導入が重要になっている。通常の導体配線は、接続工程の上部では、最小デザインルールで形成されることはなく、接続孔へのオーバラップや接続孔への導体配線の合わせずれを考慮したデザインルールで形成されている。したがって、微細化が進と集積度はこのオーバラップ部分により律則される。そのため、合わせずれが発生しても、デバイス歩留り、配線信頼性を損なわないボーダーレス構造を実現することが高集積化への一つの技術的課題となる。
【0003】
以下に、従来技術を、図3の製造工程図によって説明する。
【0004】
図3の(1)に示すように、下地絶縁膜111上に下層配線112を形成した後、下層配線112を覆う状態に下地絶縁膜111上に層間絶縁膜113を堆積しその表面を平坦化する。その後図3の(2)に示すように、層間絶縁膜113上に接続孔を加工のために用いる開口パターン114hを形成したレジスト膜114を形成する。そして、そのレジスト膜114をマスクにして異方性ドライエッチングにより、層間絶縁膜113に、下層配線112に通じる接続孔115を形成する。
【0005】
その後、レジスト膜114を除去した後、図3の(3)に示すように、例えばマグネトロンスパッタリング装置を用いて、逆スパッタクリーニングを行う。そして接続孔115の内壁および層間絶縁膜113上に密着層116を成膜し、次いで熱CVD法によって、接続孔115への埋め込み金属としてタングステン膜を全面成膜する。その後、反応性イオンエッチングによる全面エッチバック法を用い、層間絶縁膜113上の余分なタングステン膜および密着層116を除去して、タングステン膜からなる埋め込みプラグ117を形成する。
【0006】
次に図3の(4)に示すように、例えばマグネトロンスパッタリングによって、層間絶縁膜113上に上記埋め込みプラグ117を覆う上層配線用の金属層118を成膜する。この金属層118は、例えば、下層より、チタン膜を例えば20nmの厚さに形成し、窒化チタン膜を20nmの厚さに形成し、Al−0.5%Cu膜を500nmの厚さに形成し、チタンを5nmの厚さに形成し、窒化チタン膜を100nmの厚さに形成する。そして、レジスト塗布、リソグラフィー技術によって、上層配線を形成するマスクなるレジスト膜119を形成する。
【0007】
その後、図3の(5)に示すように、上記レジスト膜119をエッチングマスクに用いて、異方性ドライエッチングにより、上記金属層118をエッチングして上層配線120を形成する。この異方性ドライエッチング条件としては、エッチングガスに三塩化ホウ素(BCl3 )(100sccm)と塩素(Cl2 )(150sccm)とを用い、エッチング雰囲気の圧力を1Pa、マイクロ波パワーを400mA、高周波RFを110Wに設定して、エッチングではジャストエッチングに対して40%のオーバエッチングを行う。
【0008】
その後、アッシング処理と薬液洗浄処理とによりレジスト膜119の除去を行う。上記アッシング処理は平行平板型反応性イオンエッチング装置を用い、プロセスガスに酸素(O2 )(流量:3750sccm)を用い、プロセス温度を250℃、アッシング雰囲気の圧力を150Pa、RF出力を900Wに設定し、アッシング時間を60秒に設定する。また上記薬液洗浄処理は、アミン系有機溶剤中に15分間浸漬し、流水洗浄を10分間行う。
【0009】
【発明が解決しようとする課題】
しかしながら、薬液洗浄処理の際に、局所的に埋め込みプラグが露出する場合、配線加工時にアルミニウム中に蓄積された電荷が影響して、アミン系有機溶剤処理中に電気化学反応が起こり、図4に示すように、タングステンが溶出する埋め込みプラグ117bが発生する。このようにして形成された半導体装置は、スルーホール(接続孔)抵抗が局所的に上昇し、下層配線との電気的導通歩留りが低下するため、デバイス歩留りの低下を招く。また導通不良とならない程度のタングステン溶出であっても、上層配線と埋め込みプラグ間の信頼性劣化(エレクトロマイグレーション、ストレスマイグレーション等)が懸念される。
【0010】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法であって、半導体装置の第1の製造方法は、絶縁膜に形成した埋め込みプラグ上に上層配線をエッチングによりパターニングして形成した後、エッチングマスクとして用いたレジスト膜を少なくとも有機剥離液により除去する前に、上層配線よりはみ出して形成されている埋め込みプラグの表面に対してフッ素系のガスが添加された酸素系のガスを用いたプラズマ処理を行って、その埋め込みプラグの表面に対有機溶剤の保護膜を形成する。
【0011】
上記第1の製造方法では、エッチングマスクとして用いたレジスト膜を少なくとも有機剥離液により除去する前に、上層配線よりはみ出して形成されている埋め込みプラグの表面に対してフッ素系のガスが添加された酸素系のガスを用いたプラズマ処理を行って、その埋め込みプラグの表面に保護膜を形成することから、その後に有機剥離液によりレジスト膜を除去しても、保護膜により埋め込みプラグの表面が被覆されているので、有機剥離液による電気化学反応によって埋め込みプラグが溶出することはない。よって、安定したデバイス歩留り、および高い信頼性を有する、高集積半導体装置の配線形成方法が提供される。
【0012】
半導体装置の第2の製造方法は、絶縁膜に形成した埋め込みプラグ上に上層配線をエッチングによりパターニングして形成した後、エッチングマスクとして用いたレジスト膜を少なくとも有機剥離液により除去する前に、上層配線よりはみ出して形成されている埋め込みプラグの表面に対して不活性ガスを主体としたガスを用いた除電プラズマ処理を行って、上層配線に蓄積された電荷を除去する。
【0013】
上記第2の製造方法では、エッチングマスクとして用いたレジスト膜を少なくとも有機剥離液により除去する前に、上層配線よりはみ出して形成されている埋め込みプラグの表面を不活性ガスを主体としたガスを用いたプラズマ処理を行うことから、上層配線に蓄積された電荷が除去される。そのため、有機剥離液によりレジスト膜を除去しても、有機剥離液による電気化学反応が起こり難くなるので、埋め込みプラグの溶出が抑制される。よって、安定したデバイス歩留り、および高い信頼性を有する、高集積半導体装置の配線形成方法が提供される。
【0014】
【発明の実施の形態】
本発明の第1の製造方法に係わる実施の形態を、図1の製造工程図によって説明する。
【0015】
図1の(1)に示すように、下地絶縁膜11上に下層配線12を形成する。上記下層配線12の形成方法を以下に説明する。
【0016】
まずマグネトロンスパッタリングにより下層配線12を構成する配線層の成膜を行う。
【0017】
配線層は、一例として、下層より、まずチタン(Ti)を20nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスにアルゴンを用い、その流量を35sccmとし、成膜雰囲気の圧力を0.52Pa、マイクロ波パワーを2kW、基板温度を300℃に設定する。
【0018】
次いで窒化チタン(TiN)を20nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスに窒素(流量:42sccm)とアルゴン(流量:21sccm)を用い、成膜雰囲気の圧力を0.78Pa、マイクロ波パワーを6kW、基板温度を300℃に設定する。
【0019】
次に、Al−0.5%Cuを500nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスにアルゴン(流量:65sccm)を用い、成膜雰囲気の圧力を0.52Pa、マイクロ波パワーを15kW、基板温度を300℃に設定する。
【0020】
次いでチタン(Ti)を5nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスにアルゴンを用い、その流量を35sccmとし、成膜雰囲気の圧力を0.52Pa、マイクロ波パワーを2kW、基板温度を300℃に設定する。
【0021】
最後に窒化チタン(TiN)を100nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスに窒素(流量:42sccm)とアルゴン(流量:21sccm)を用い、成膜雰囲気の圧力を0.78Pa、マイクロ波パワーを6kW、基板温度を300℃に設定する。
【0022】
このようにして、配線層を形成した後、下層配線12を形成するために用いるレジスト膜(図示省略)を、既知のレジスト塗布、リソグラフィー技術により、配線層上に形成する。そしてそのレジスト膜をエッチングマスクに用いて、配線層を異方性ドライエッチングすることにより、上記下層配線12を形成する。
【0023】
上記異方性ドライエッチングでは、一例として、エッチングガスに三塩化ホウ素(流量:100sccm)と塩素(流量:150sccm)とを用い、エッチング雰囲気の圧力を1Pa、マイクロ波パワーを400mA、高周波RFを110Wに設定し、ジャストエッチングに対して40%のオーバエッチングを行った。
【0024】
次いで下地絶縁膜11上に下層配線12を覆う層間絶縁膜13を堆積する。
【0025】
その後図1の(2)に示すように、層間絶縁膜13に接続孔を加工するための開口部14hを設けたレジスト膜14を、既知のレジスト塗布、リソグラフィー技術によって形成する。さらにレジスト膜14をエッチングマスクに用いて、層間絶縁膜13を異方性ドライエッチングすることにより、層間絶縁膜13に下層配線12に通じる接続孔15を形成する。
【0026】
上記異方性ドライエッチングでは、一例としては、エッチングガスに一酸化炭素(流量:100sccm)とオクタフルオロシクロブタン(C4 8 )(流量:7sccm)とアルゴン(流量:200sccm)とを用い、エッチング雰囲気の圧力を2Pa、高周波RFを1450Wに設定し、ジャストエッチングに対して30%のオーバエッチングを行った。
【0027】
その後、上記レジスト膜14を除去する、そして図1の(3)に示すように、例えばマグネトロンスパッタリング装置を用いて、逆スパッタクリーニングを行い、密着層16を全面に成膜し、さらに例えば熱CVD法により、埋め込み金属となるタングステン膜を全面成膜する。その後、反応性イオンエッチングによる全面エッチバックを行い、接続孔15の内部に密着層16を介してタングステンからなる埋め込みプラグ17を形成する。
【0028】
上記埋め込みプラグ17の形成条件の一例を以下に示す。まず、RFエッチングを行い、20nm程度、成膜表面をエッチングする。このエッチング条件の一例としては、エッチングガスにアルゴン(流量:5sccm)を用い、エッチング雰囲気の圧力を0.52Paに設定し、RFパワーを500Wに設定する。なお、基板加熱は行わない。
次いでマグネトロンスパッタリングにより、上記密着層16を、例えば窒化チタン(TiN)を30nmの厚さに成膜して形成する。その成膜条件の一例としては、プロセスガスに窒素(流量:135sccm)とアルゴン(流量:15sccm)を用い、成膜雰囲気の圧力を0.78Pa、マイクロ波パワーを6.5kW、基板温度を150℃に設定する。
【0029】
次いで熱CVD法によって、ブランケットタングステン膜を、例えば600nmの厚さに成膜する。その成膜条件の一例としては、プロセスガスに六フッ化タングステン(流量:40sccm)と水素(流量:400sccm)とアルゴン(流量:2250sccm)を用い、成膜雰囲気の圧力を10.7kPa、成膜雰囲気の温度を450℃に設定する。
【0030】
次いで埋め込みプラグ17を形成するための加工を異方性ドライエッチングにより行う。まず、第1段階のエッチングでタングステンをエッチングする。そのエッチング条件の一例としては、エッチングガスに六フッ化イオウ(流量:110sccm)とアルゴン(流量:90sccm)とヘリウム(流量:5sccm)とを用い、エッチング雰囲気の圧力を45.5Pa、高周波RFを275Wに設定する。
【0031】
次いで第2段階のエッチングにより窒化チタン膜からなる密着層16をエッチングする。そのエッチング条件の一例としては、エッチングガスにアルゴン(流量:75sccm)と塩素(流量:5sccm)とを用い、エッチング雰囲気の圧力を6.5Pa、高周波RFを250Wに設定する。
【0032】
そして第3段階のエッチングを行いタングステンをエッチングし、さらにオーバエッチングを行う。そのエッチング条件の一例としては、エッチングガスに六フッ化イオウ(流量:20sccm)とアルゴン(流量:10sccm)とヘリウム(流量:10sccm)とを用い、エッチング雰囲気の圧力を32.5Pa、高周波RFを70Wに設定する。このようにして、接続孔15の内部に密着層16を介してタングステンからなる埋め込みプラグ17を形成する。
【0033】
次に、図1の(4)に示すように、例えばマグネトロンスパッタリングによって、上記層間絶縁膜13上の全面にかつ埋め込みプラグ17を覆う状態に、上層配線用の配線層18を成膜する。
【0034】
上記配線層18は、一例として、下層より、まずチタン(Ti)を20nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスにアルゴンを用い、その流量を35sccmとし、成膜雰囲気の圧力を0.52Pa、マイクロ波パワーを2kW、基板温度を300℃に設定する。
【0035】
次いで窒化チタン(TiN)を20nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスに窒素(流量:42sccm)とアルゴン(流量:21sccm)を用い、成膜雰囲気の圧力を0.78Pa、マイクロ波パワーを6kW、基板温度を300℃に設定する。
【0036】
次に、Al−0.5%Cuを500nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスにアルゴン(流量:65sccm)を用い、成膜雰囲気の圧力を0.52Pa、マイクロ波パワーを15kW、基板温度を300℃に設定する。
【0037】
次いでチタン(Ti)を5nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスにアルゴンを用い、その流量を35sccmとし、成膜雰囲気の圧力を0.52Pa、マイクロ波パワーを2kW、基板温度を300℃に設定する。
【0038】
最後に窒化チタン(TiN)を100nmの厚さに成膜する。このときの成膜条件の一例としては、プロセスガスに窒素(流量:42sccm)とアルゴン(流量:21sccm)を用い、成膜雰囲気の圧力を0.78Pa、マイクロ波パワーを6kW、基板温度を300℃に設定する。
【0039】
このようにして、配線層18を形成した後、上層配線を形成するために用いるレジスト膜19を、既知のレジスト塗布、リソグラフィー技術により、配線層18上に形成する。
【0040】
そして図1の(5)に示すように、上記レジスト膜19をエッチングマスクに用いて、配線層18を異方性ドライエッチングすることにより、上記上層配線20を形成する。
【0041】
上記異方性ドライエッチングでは、一例として、エッチングガスに三塩化ホウ素(流量:100sccm)と塩素(流量:150sccm)とを用い、エッチング雰囲気の圧力を1Pa、マイクロ波パワーを400mA、高周波RFを110Wに設定し、ジャストエッチングに対して40%のオーバエッチングを行った。
【0042】
その後、図1の(6)に示すように、フッ素(F)系のガスとして、例えばテトラフルオロメタン(CF4 )を酸素ガスに添加したプラズマ処理を行い、レジストアッシング処理と同時に、上層配線20から露出したタングステンからなる埋め込みプラグ17の部分に対有機溶剤の保護膜21を形成する。
【0043】
上記プラズマ処理では、例えば平行平板型反応性イオンエッチング装置を用い、プロセスガスに酸素(O2 )(流量:3750sccm)とテトラフルオロメタン(CF4 )(流量:0.5sccm〜10sccm、望ましい一例として、2sccm)とを用い、プロセス温度を250℃、処理雰囲気の圧力を150Pa、RF出力を900Wに設定し、処理時間を60秒に設定する。
【0044】
上記プラズマ処理では、プロセスガスに酸素がふくまれているため、レジスト膜19はアッシングされる。
【0045】
その後、薬液洗浄処理によりレジスト膜19を完全に除去する。この薬液洗浄処理では、一例として、アミン系有機溶剤中に15分間浸漬し、流水洗浄を10分間行う。
【0046】
その結果、図1の(7)に示すように、タングステンからなる埋め込みプラグ17が溶出することなく、埋め込みプラグ17上に接続した上層配線20が形成される。
【0047】
上記製造方法により形成された半導体装置の多層配線では、プラズマ処理により形成された保護膜21により、アミン系有機溶剤処理でタングステンが溶出する埋め込みプラグの発生が抑制される。したがって、下層配線12との電気的導通歩留り、およびデバイス歩留りも良好となる。下層配線12および上層配線20は、上記説明したものの他のアルミニウム系合金、銅(Cu)、銅系合金を主体とした構造であってもよく、バリアメタルはチタン単層、窒化チタン単層、その他のチタン系合金、タングステン、タングステン系合金、タンタルアルミニウム、もしくはこれらのうちから選択された積層構造であってもよい。
【0048】
また、タングステンからなる埋め込みプラグ17の形成は、エッチバックの代わりに化学的機械研磨を用いることも可能である。
【0049】
また、上記プラズマ処理において添加されるテトラフルオロメタン(CF4 )の流量は、バリアメタルのサイドエッチングの低減も考慮して、形状を悪化させない流量に設定する必要があり、一例として、0.5sccm〜10sccmの範囲が好ましい。またテトラフルオロメタン(CF4 )の代わりに、オクタフルオロブテン(C4 8 )、トリフルオロメタン(CHF3 )、六フッ化イオウ(SF6 )等のフッ素系ガスを用いることも可能であり、また添加されるガスも酸素に限定されることはなく、例えば窒素、水素、フォーミングガス等に添加して用いることも可能である。
【0050】
次に、本発明の第2の製造方法に係わる実施の形態を図2の製造工程図によって説明する。
【0051】
前記図1の(1)〜(5)によって説明したのと同様にして、図2の(1)に示すように、下地絶縁膜11上に下層配線12を形成する。下層配線12は、前記第1の実施の形態と同様である。すなわち、下層より、チタン(Ti)膜、窒化チタン(TiN)膜、Al−0.5%Cu膜、チタン(Ti)膜、窒化チタン(TiN)膜を順に積層したものからなる。さらに上記下地絶縁膜11上に下層配線12を覆う層間絶縁膜13を堆積する。そして層間絶縁膜13に下層配線12に通じる接続孔15を形成する。次いで、接続孔15の内部に密着層16を介してタングステンからなる埋め込みプラグ17を形成する。
【0052】
その後、上記層間絶縁膜13上の全面にかつ埋め込みプラグ17を覆う状態に、上層配線用の配線層18を成膜した後、上層配線を形成するためのレジスト膜19を配線層18上に形成する。そして上記レジスト膜19をエッチングマスクに用いて、配線層18を異方性ドライエッチングすることにより、上記上層配線20を形成する。この上層配線20は、下層より、チタン(Ti)膜、窒化チタン(TiN)膜、Al−0.5%Cu膜、チタン(Ti)膜、窒化チタン(TiN)膜を順に積層したものからなる。
【0053】
その後、図2の(2)に示すように、除電プラズマ処理を行って、上層配線20の加工により上層配線20中に帯電された電荷を取り除く。
【0054】
上記除電プラズマ処理は、一例として、例えば平行平板型反応性イオンエッチング装置を用い、プロセスガスにアルゴン(流量:800sccm)と酸素(流量:3750sccm)とを用い、プロセス温度を40℃、処理雰囲気の圧力を200Pa、RF出力を400Wに設定し、処理時間を60秒に設定する。
【0055】
その後、アッシング処理と薬液洗浄処理とにより、上記レジスト膜19を除去する。
【0056】
上記アッシング処理は、一例として、例えば平行平板型反応性イオンエッチング装置を用い、プロセスガスに酸素(流量:3750sccm)を用い、プロセス温度を250℃、処理雰囲気の圧力を150Pa、RF出力を900Wに設定し、処理時間を60秒に設定する。
【0057】
上記薬液洗浄処理は、アミン系有機溶剤中に15分間浸漬し、流水洗浄を10分間行う。
【0058】
その結果、図2の(3)に示すように、タングステンからなる埋め込みプラグ17が溶出することなく、埋め込みプラグ17上に接続した上層配線20が形成される。
【0059】
上記製造方法により形成された半導体装置の多層配線では、上層配線20に帯電された電荷が除電されるため、アミン系有機溶剤処理で電気化学反応を起こすタングステンからなる埋め込みプラグ17の溶出が抑制される。したがって、下層配線12との電気的導通歩留り、およびデバイス歩留りも良好となる。下層配線12および上層配線20は、上記説明したものの他のアルミニウム系合金、銅(Cu)、銅系合金を主体とした構造であってもよく、バリアメタルはチタン単層、窒化チタン単層、その他のチタン系合金、タングステン、タングステン系合金、タンタルアルミニウム、もしくはこれらのうちから選択された積層構造であってもよい。
【0060】
また、酸素プラズマによるアッシング処理の際に、プロセスガスにフッ素系ガスを添加してもよい。前記第1の実施の形態で説明したテトラフルオロメタン(CF4 )を添加してもよく、またはオクタフルオロブテン(C4 8 )、トリフルオロメタン(CHF3 )、六フッ化イオウ(SF6 )等のフッ素系ガスを用いることも可能である。また添加されるガスも酸素に限定されることはなく、例えば窒素、水素、フォーミングガス等に添加して用いることも可能である。
【0061】
また、上記プラズマ処理において添加されるテトラフルオロメタン(CF4 )の流量は、バリアメタルのサイドエッチングの低減も考慮して、形状を悪化させない流量に設定する必要があり、一例として、0.5sccm〜10sccmの範囲が好ましい。
【0062】
【発明の効果】
以上、説明したように本発明の第1の製造方法によれば、レジスト膜を有機剥離液により除去する前に、上層配線よりはみ出して形成されている埋め込みプラグの表面に対してフッ素系のガスが添加された酸素系のガスを用いたプラズマ処理を行って、その埋め込みプラグの表面に保護膜を形成するので、その後に有機剥離液によって埋め込みプラグが溶出することはない。
【0063】
上記第2の製造方法によれば、レジスト膜を有機剥離液により除去する前に、不活性ガスを主体としたガスを用いたプラズマ処理を行うので、上層配線に蓄積された電荷が除去されるため、有機剥離液によるレジスト剥離の際の埋め込みプラグの溶出が抑制できる。
【0064】
よって、回路面積を縮小してレジスト膜からなるパターンの合わせずれが発生しても、または埋め込みプラグに接続するものでその埋め込みプラグよりも狭い幅の上層配線を形成しても、埋め込みプラグの選択的な溶出を抑制することができるので、良好なコンタクト特性、導通歩留りを有する、高性能、高信頼性、高歩留りの半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の製造方法に係わる実施の形態を示す製造工程図である。
【図2】本発明の第2の製造方法に係わる実施の形態を示す製造工程図である。
【図3】従来の技術を説明する製造工程図である。
【図4】課題の説明図である。
【符号の説明】
13…層間絶縁膜、17…埋め込みプラグ、19…レジスト膜、20…上層配線、21…保護膜

Claims (2)

  1. 絶縁膜に形成した埋め込みプラグ上に上層配線をエッチングによりパターニングして形成した後、エッチングマスクとして用いたレジスト膜を少なくとも有機剥離液により除去する前に、前記上層配線よりはみ出して形成されている前記埋め込みプラグの表面に対してフッ素系のガスが添加された酸素系のガスを用いたプラズマ処理を行って、前記埋め込みプラグの表面に対有機溶剤の保護膜を形成する
    半導体装置の製造方法。
  2. 絶縁膜に形成した埋め込みプラグ上に上層配線をエッチングによりパターニングして形成した後、エッチングマスクとして用いたレジスト膜を少なくとも有機剥離液により除去する前に、前記上層配線よりはみ出して形成されている前記埋め込みプラグの表面に対して不活性ガスを主体としたガスを用いた除電プラズマ処理を行って、前記上層配線に蓄積された電荷を除去する
    半導体装置の製造方法。
JP03225399A 1999-02-10 1999-02-10 半導体装置の製造方法 Expired - Fee Related JP4207285B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP03225399A JP4207285B2 (ja) 1999-02-10 1999-02-10 半導体装置の製造方法
US09/501,519 US6358835B1 (en) 1999-02-10 2000-02-09 Method of manufacturing a semiconductor device
TW089102222A TW439216B (en) 1999-02-10 2000-02-10 Manufacturing method for semiconductor device
KR1020000006125A KR100632333B1 (ko) 1999-02-10 2000-02-10 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03225399A JP4207285B2 (ja) 1999-02-10 1999-02-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000232159A JP2000232159A (ja) 2000-08-22
JP4207285B2 true JP4207285B2 (ja) 2009-01-14

Family

ID=12353864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03225399A Expired - Fee Related JP4207285B2 (ja) 1999-02-10 1999-02-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6358835B1 (ja)
JP (1) JP4207285B2 (ja)
KR (1) KR100632333B1 (ja)
TW (1) TW439216B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112533B2 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Plasma etching system and method
JP2004128256A (ja) 2002-10-03 2004-04-22 Oki Electric Ind Co Ltd 多層構造半導体素子の製造方法
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US20040152305A1 (en) * 2003-01-30 2004-08-05 Chung-Lung Yiu Method for preventing corrosion of tungsten plug
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100463323B1 (ko) * 2003-05-10 2004-12-23 아남반도체 주식회사 반도체 소자의 제조 방법
US7253092B2 (en) * 2003-06-24 2007-08-07 Nec Electronics America, Inc. Tungsten plug corrosion prevention method using water
JP5465897B2 (ja) * 2009-03-05 2014-04-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872061A (en) * 1997-10-27 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etch method for forming residue free fluorine containing plasma etched layers
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer

Also Published As

Publication number Publication date
KR20000062537A (ko) 2000-10-25
JP2000232159A (ja) 2000-08-22
US6358835B1 (en) 2002-03-19
KR100632333B1 (ko) 2006-10-11
TW439216B (en) 2001-06-07

Similar Documents

Publication Publication Date Title
JP2002353310A (ja) 半導体素子の連結配線形成方法
JP3193335B2 (ja) 半導体装置の製造方法
JP3538970B2 (ja) 配線形成法
JP3783488B2 (ja) 半導体装置の製造方法
JP4207285B2 (ja) 半導体装置の製造方法
JP3102409B2 (ja) 配線の形成方法及びプラズマアッシング装置
JP4583706B2 (ja) 半導体素子の多層金属配線形成方法
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
KR100374228B1 (ko) 금속배선 형성 방법
JP2000243836A (ja) 半導体素子の配線形成方法
JPH10209272A (ja) 半導体装置及びその製造方法
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
JP4482217B2 (ja) 半導体装置用洗浄剤及び半導体装置の洗浄方法
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20040057517A (ko) 듀얼 다마신 패턴 형성 방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100452040B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100452421B1 (ko) 반도체 소자의 금속 배선 공정중 이물 제거 방법
JPH08203871A (ja) 半導体装置の製造方法
JP3565316B2 (ja) タングステンプラグの形成方法
JPH09270426A (ja) 半導体装置のパッド電極構造及びその製造方法
KR100729032B1 (ko) 반도체 장치 형성 방법
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
JP2929850B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees