KR100632333B1 - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100632333B1 KR100632333B1 KR1020000006125A KR20000006125A KR100632333B1 KR 100632333 B1 KR100632333 B1 KR 100632333B1 KR 1020000006125 A KR1020000006125 A KR 1020000006125A KR 20000006125 A KR20000006125 A KR 20000006125A KR 100632333 B1 KR100632333 B1 KR 100632333B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- etching
- film
- buried plug
- flow rate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000007789 gas Substances 0.000 claims abstract description 48
- 238000009832 plasma treatment Methods 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 7
- 239000011737 fluorine Substances 0.000 claims abstract description 7
- 239000007788 liquid Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 47
- 239000011229 interlayer Substances 0.000 abstract description 17
- 238000004140 cleaning Methods 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 36
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 25
- 239000010936 titanium Substances 0.000 description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 20
- 229910052721 tungsten Inorganic materials 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- 229910052786 argon Inorganic materials 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 239000000758 substrate Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004380 ashing Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000010828 elution Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000003960 organic solvent Substances 0.000 description 7
- 150000001412 amines Chemical class 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000003487 electrochemical reaction Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004341 Octafluorocyclobutane Substances 0.000 description 2
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- ZVJOQYFQSQJDDX-UHFFFAOYSA-N 1,1,2,3,3,4,4,4-octafluorobut-1-ene Chemical compound FC(F)=C(F)C(F)(F)C(F)(F)F ZVJOQYFQSQJDDX-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- -1 first Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
물약 세정 처리 시에 국소적으로 매립 플러그가 노출되어 있는 부분으로부터 매립 플러그의 용출이 발생하고, 저항의 상승, 전기적 도통 수율의 저하, 디바이스 수율의 저하, 신뢰성 열화를 초래한다.
층간 절연막(13)에 형성된 매립 플러그(17) 상에 상층 배선(20)을 형성하는 반도체 장치의 제조 방법에서 상층 배선(20)을 에칭에 의해 패터닝하여 형성한 후, 에칭 마스크로서 이용하는 레지스트막(19)을 적어도 유기 박리액에 의해 제거하기 전에, 상층 배선(20)으로부터 비어져 나와 형성되어 있는 매립 플러그(17)의 표면에 대하여 불소계의 가스가 첨가된 산소계의 가스를 이용한 플라즈마 처리를 행하여 매립 플러그(17)의 표면에 보호막(21)을 형성한다.
반도체 장치, 층간 절연막, 매립 플러그, 배선, 에칭 처리
Description
도 1은 본 발명의 제1 제조 방법에 따른 실시예를 나타내는 제조 공정도.
도 2는 본 발명의 제2 제조 방법에 따른 실시예를 나타내는 제조 공정도.
도 3은 종래의 기술을 설명하는 제조 공정도.
도 4는 과제의 설명도.
＜도면의 주요 부분에 대한 부호의 설명>
13 : 층간 절연막
17 : 매립 플러그
19 : 레지스트막
20 : 상층 배선
21 : 보호막
본 발명은 반도체 장치의 제조 방법에 관하여, 자세하게는 텅스텐으로 이루어지는 매립 플러그 상에 상층 배선을 형성하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 고집적화, 미세화에 따라서 접속 구멍과 도체 배선의 결합 여유를 갖지 못하는 소위 무경계 구조의 도입이 중요해지고 있다. 통상의 도체 배선은 접속 공정의 상부에서는 최소 디자인룰로 형성되지 않고, 접속 구멍으로의 오버랩이나 접속 구멍으로의 도체 배선의 오정렬을 고려한 디자인룰로 형성되고 있다. 따라서, 미세화의 진전과 집적도는 이 오버랩 부분에 의해 결정된다. 그 때문에, 오정렬이 발생하여도 디바이스 수율, 배선 신뢰성을 손상하지 않는 무경계 구조를 실현하는 것이 고집적화로의 하나의 기술적 과제가 된다.
이하에, 종래 기술을 도 3의 제조 공정도에 의해서 설명한다.
도 3의 (1)에 도시한 바와 같이, 기초 절연막(111) 상에 하층 배선(112)을 형성한 후, 하층 배선(112)을 덮는 상태로 기초 절연막(111) 상에 층간 절연막(113)을 퇴적하여 그 표면을 평탄화한다. 그 후 도 3의 (2)에 도시한 바와 같이, 층간 절연막(113) 상에 접속 구멍의 가공을 위해서 이용되는 개구 패턴(114h)을 형성한 레지스트막(114)을 형성한다. 그리고, 그 레지스트막(114)을 마스크로 하여 이방성 드라이 에칭에 의해, 층간 절연막(113)에 하층 배선(112)에 통하는 접속 구멍(115)을 형성한다.
그 후, 레지스트막(114)을 제거한 후, 도 3의 (3)에 도시한 바와 같이, 예를 들면 마그네트론 스퍼터링 장치를 이용하여 역스퍼터 클리닝을 행한다. 그리고 접속 구멍(115)의 내벽 및 층간 절연막(113) 상에 밀착층(116)을 성막하고, 계속해서 열 CVD법에 의해서 접속 구멍(115)으로의 매립 금속으로서 텅스텐막을 전면 성막한다. 그 후, 반응성 이온 에칭에 의한 전면 에치백법을 이용하여 층간 절연막(113) 상의 여분의 텅스텐막 및 밀착층(116)을 제거하여 텅스텐막으로 이루어지는 매립 플러그(117)를 형성한다.
다음에 도 3의 (4)에 도시한 바와 같이, 예를 들면 마그네트론 스퍼터링에 의해서 층간 절연막(113) 상에 상기 매립 플러그(117)를 덮는 상층 배선용 금속층(118)을 성막한다. 이 금속층(118)은 예를 들면, 하층에서 티탄막을 예를 들면 20㎚의 두께로 형성하고, 질화 티탄막을 20㎚의 두께로 형성하고, Al-0.5% Cu막을 500㎚의 두께로 형성하고, 티탄을 5㎚의 두께로 형성하고, 질화 티탄막을 100㎚의 두께로 형성한다. 그리고, 레지스트 도포, 리소그래피 기술에 의해서 상층 배선을 형성하는 마스크되는 레지스트막(119)을 형성한다.
그 후, 도 3의 (5)에 도시한 바와 같이, 상기 레지스트막(119)을 에칭 마스크를 이용한 이방성 드라이 에칭에 의해, 상기 금속층(118)을 에칭하여 상층 배선(120)을 형성한다. 이 이방성 드라이 에칭 조건으로서는 에칭 가스에 3염화 붕소(BCl3 ; 100sccm)와 염소(Cl2 ; 150sccm)를 이용하여 에칭 분위기의 압력을 1㎩, 마이크로파 파워를 400㎃, 고주파 RF를 110W로 설정하여 에칭에서는 저스트 에칭에 대하여 40%의 오버 에칭을 행한다.
그 후, 애싱 처리와 물약 세정 처리에 의해 레지스트막(119)의 제거를 행한다. 상기 애싱 처리는 평행 평판형 반응성 이온 에칭 장치를 이용하여, 프로세스 가스에 산소(O2 ; 유량 : 3750sccm)를 이용하여, 프로세스 온도를 250℃, 애싱 분위기의 압력을 150㎩, RF 출력을 900W로 설정하고 애싱 시간을 60초로 설정한다. 또 한 상기 물약 세정 처리는 아민계 유기 용매 중에 15분간 침지하고, 유수 세정을 10분간 행한다.
그러나, 물약 세정 처리 시에 국소적으로 매립 플러그가 노출되는 경우, 배선가공 시에 알루미늄 중에 축적된 전하가 영향을 받아 아민계 유기 용매 처리 중에 전기 화학 반응이 일어나서 도 4에 도시한 바와 같이, 텅스텐이 용출하는 매립 플러그(117b)가 발생한다. 이러한 방식으로 형성된 반도체 장치는 관통 구멍(접속 구멍) 저항이 국소적으로 상승하고 하층 배선과의 전기적 도통 수율이 저하하기 때문에, 디바이스 수율의 저하를 초래한다. 또한 도통 불량이 되지 않을 정도의 텅스텐 용출에서도 상층 배선과 매립 플러그 간의 신뢰성 열화(일렉트로 마이그레이션, 스트레스 마이그레이션 등)가 우려된다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 반도체 장치의 제조 방법에 있어서, 반도체 장치의 제1 제조 방법은 절연막에 형성한 매립 플러그 상에 상층 배선을 형성하는 반도체 장치의 제조 방법에 있어서, 상층 배선을 에칭에 의해 패터닝하여 형성한 후, 에칭 마스크로 하여 이용한 레지스트막을 적어도 유기 박리액에 의해 제거하기 전에, 상층 배선으로부터 비어져 나와 형성되어 있는 매립 플러그의 표면에 대하여 불소계의 가스가 첨가된 산소계의 가스를 이용한 플라즈마 처리를 행하여, 그 매립 플러그의 표면에 보호막을 형성한다.
상기 제1 제조 방법으로는, 에칭 마스크로 하여 이용한 레지스트막을 적어도 유기 박리액에 의해 제거하기 전에 상층 배선으로부터 비어져 나와 형성되어 있는 매립 플러그의 표면에 대하여 불소계의 가스가 첨가된 산소계의 가스를 이용한 플라즈마 처리를 행하고, 그 매립 플러그의 표면에 보호막을 형성하기 때문에, 그 후에 유기 박리액에 의해 레지스트막을 제거하여도 보호막에 의해 매립 플러그의 표면이 피복되어 있으므로, 유기 박리액에 의한 전기 화학 반응에 의해서 매립 플러그가 용출되지 않는다. 따라서, 안정된 디바이스 수율 및 높은 신뢰성을 가지는 고집적 반도체 장치의 배선 형성 방법이 제공된다.
반도체 장치의 제2 제조 방법은 절연막에 형성된 매립 플러그 상에 상층 배선을 형성하는 반도체 장치의 제조 방법에 있어서, 상층 배선을 에칭에 의해 패터닝하여 형성한 후, 에칭 마스크로 하여 이용한 레지스트막을 적어도 유기 박리액에 의해 제거하기 전에, 상층 배선으로부터 비어져 나와 형성되어 있는 매립 플러그의 표면을 불활성 가스를 주체로 한 가스를 이용한 플라즈마 처리를 행하여 상층 배선에 축적된 전하를 제거한다.
상기 제2 제조 방법에서는 에칭 마스크로 하여 이용한 레지스트막을 적어도 유기 박리액에 의해 제거하기 전에 상층 배선으로부터 비어져 나와 형성되어 있는 매립 플러그의 표면을 불활성 가스를 주체로 한 가스를 이용한 플라즈마 처리를 행하기 때문에 상층 배선에 축적된 전하가 제거된다. 그 때문에, 유기 박리액에 의해 레지스트막을 제거하여도 유기 박리액에 의한 전기 화학 반응이 일어나기 어려우므로 매립 플러그의 용출이 억제된다. 따라서, 안정된 디바이스 수율 및 높은 신뢰성을 가지는 고집적 반도체 장치의 배선 형성 방법이 제공된다.
본 발명의 제1 제조 방법에 따른 실시예를 도 1의 제조 공정도에 의해서 설명한다.
도 1의 (1)에 도시한 바와 같이, 기초 절연막(11) 상에 하층 배선(12)을 형성한다. 상기 하층 배선(12)의 형성 방법을 이하에 설명한다.
우선 마그네트론 스퍼터링에 의해 하층 배선(12)을 구성하는 배선층의 성막을 행한다.
배선층은 일례로서, 하층에서 우선 티탄(Ti)을 20㎚의 두께로 성막한다. 이 때의 성막 조건의 일례로서는 프로세스 가스에 아르곤을 이용하고, 그 유량을 35sccm으로 하고 성막 분위기의 압력을 0.52㎩, 마이크로파 파워를 2㎾, 기판 온도를 300℃로 설정한다.
계속하여 질화 티탄(TiN)을 20㎚의 두께로 성막한다. 이때의 성막 조건의 일례로서는 프로세스 가스에 질소(유량 : 42sccm)과 아르곤(유량 : 21sccm)을 이용하여 성막 분위기의 압력을 0.78㎩, 마이크로파 파워를 6㎾, 기판 온도를 300℃로 설정된다.
다음에, Al-0.5%Cu를 500㎚의 두께로 성막한다. 이 때의 성막 조건의 일례로서는 프로세스 가스에 아르곤(유량 : 65sccm)을 이용하여, 성막 분위기의 압력을 0.52㎩, 마이크로파 파워를 15㎾, 기판 온도를 300℃로 설정한다.
계속해서 티탄(Ti)을 5㎚의 두께로 성막한다. 이 때의 성막 조건의 일례로서는 프로세스 가스에 아르곤을 이용하여 그 유량을 35sccm으로 하고, 성막 분위기의 압력을 0.52㎩, 마이크로파 파워를 2㎾, 기판 온도를 300℃로 설정한다.
마지막으로 질화 티탄(TiN)을 100㎚의 두께로 성막한다. 이 때의 성막 조건의 일례로서는 프로세스 가스에 질소(유량 : 42sccm)과 아르곤(유량 : 21sccm)을 이용하여 성막 분위기의 압력을 0.78㎩, 마이크로파 파워를 6㎾, 기판 온도를 300℃로 설정한다.
이러한 방식으로, 배선층을 형성한 후 하층 배선(12)을 형성하기 위해서 이용하는 레지스트막(도시 생략)을, 기지의 레지스트 도포, 리소그래피 기술에 의해, 배선층 상에 형성한다. 그리고 그 레지스트막을 에칭 마스크에 이용하여 배선층을 이방성 드라이 에칭함으로써 상기 하층 배선(12)을 형성한다.
상기 이방성 드라이 에칭으로는 일례로서, 에칭 가스에 3염화 붕소(유량 : 100sccm)와 염소(유량 : 150sccm)를 이용하여 에칭 분위기의 압력을 1㎩, 마이크로파 파워를 400㎃, 고주파 RF를 110W로 설정하고 저스트 에칭에 대하여 40%의 오버 에칭을 행한다.
계속해서 기초 절연막(11) 상에 하층 배선(12)을 덮는 층간 절연막(13)을 퇴적한다.
그 후 도 1의 (2)에 도시한 바와 같이, 층간 절연막(13)에 접속 구멍을 가공하기 위한 개구부(14h)를 설치한 레지스트막(14)을 기지의 레지스트 도포, 리소그래피 기술에 의해서 형성한다. 또한 레지스트막(14)을 에칭 마스크에 이용하여 층간 절연막(13)을 이방성 드라이 에칭함으로써, 층간 절연막(13)에 하층 배선(12)에 통하는 접속 구멍(15)을 형성한다.
상기 이방성 드라이 에칭으로는 일례로서는 에칭 가스에 일산화 탄소(유량 : 100sccm)와 옥타플루오로시클로부탄(C4F8 ; 유량 : 7sccm)과 아르곤(유량 : 200sccm)을 이용하여, 에칭 분위기의 압력을 2㎩, 고주파 RF를 1450W로 설정하고 저스트 에칭에 대하여 30%의 오버 에칭을 행하였다.
그 후, 상기 레지스트막(14)을 제거하고 그리고 도 1의 (3)에 도시한 바와 같이, 예를 들면 마그네트론 스퍼터링 장치를 이용하여 역스퍼터 클리닝을 행하여, 밀착층(16)을 전면에 성막하고 또한 예를 들면 열CVD법에 의해, 매립 금속이 되는 텅스텐막을 전면 성막한다. 그 후, 반응성 이온 에칭에 의한 전면 에치백을 행하고, 접속 구멍(15)의 내부에 밀착층(16)을 통하여 텅스텐으로 이루어지는 매립 플러그(17)를 형성한다.
상기 매립 플러그(17)의 형성 조건의 일례를 이하에 나타낸다. 우선, RF 에칭을 행하고 20㎚ 정도, 성막 표면을 에칭한다. 이 에칭 조건의 일례로서는 에칭 가스에 아르곤(유량 : 5sccm)을 이용하고, 에칭 분위기의 압력을 0.52㎩로 설정하고 RF 파워를 500W로 설정한다. 또, 기판 가열은 행하지 않는다.
계속해서 마그네트론 스퍼터링에 의해 상기 밀착층(16)을 예를 들면 질화 티탄(TiN)을 30㎚의 두께로 성막하여 형성한다. 그 성막 조건의 일례로서는 프로세스 가스에 질소(유량 : 135sccm)와 아르곤(유량 : 15sccm)을 이용하여 성막 분위기의 압력을 0.78㎩, 마이크로파 파워를 6.5㎾, 기판 온도를 150℃로 설정한다.
계속해서 열 CVD법에 의해서, 블랭킷 텅스텐막을 예를 들면 600㎚의 두께로 성막한다. 그 성막 조건의 일례로서는 프로세스 가스에 6불화 텅스텐(유량 : 40sccm)과 수소(유량 : 400sccm)와 아르곤(유량 : 2250sccm)을 이용하여 성막 분위기의 압력을 10.7k㎩, 성막 분위기의 온도를 450℃로 설정한다.
계속해서 매립 플러그(17)를 형성하기 위한 가공을 이방성 드라이 에칭에 의해 행한다. 우선, 제1 단계의 에칭으로 텅스텐을 에칭한다. 그 에칭 조건의 일례로서는 에칭 가스에 6불화 유황(유량 : 110sccm)과 아르곤(유량 : 90sccm)과 헬륨(유량 : 5sccm)을 이용하여 에칭 분위기의 압력을 45.5㎩, 고주파 RF를 275W로 설정한다.
계속해서 제2 단계의 에칭에 의해 질화 티탄막으로 이루어지는 밀착층(16)을 에칭한다. 그 에칭 조건의 일례로서는 에칭 가스에 아르곤(유량 : 75sccm)과 염소(유량 : 5sccm)를 이용하여 에칭 분위기의 압력을 6.5㎩, 고주파 RF를 250W로 설정한다.
그리고 제3 단계의 에칭을 행하여 텅스텐을 에칭하고 또한 오버 에칭을 행한다. 그 에칭 조건의 일례로서는 에칭 가스에 6불화 유황(유량 : 20sccm)과 아르곤(유량 : 10sccm)과 헬륨(유량 : 10sccm)을 이용하여, 에칭 분위기의 압력을 32.5㎩, 고주파 RF를 70W로 설정한다. 이러한 방식으로, 접속 구멍(15)의 내부에 밀착층(16)을 통하여 텅스텐으로 이루어지는 매립 플러그(17)를 형성한다.
다음에, 도 1의 (4)에 도시한 바와 같이 예를 들면 마그네트론 스퍼터링에 의해서, 상기 층간 절연막(13) 상의 전면에 또한 매립 플러그(17)를 덮는 상태에 상층 배선용 배선층(18)을 성막한다.
상기 배선층(18)은 일례로서 하층에서 우선 티탄(Ti)을 20㎚의 두께로 성막 한다. 이때의 성막 조건의 일례로서는 프로세스 가스에 아르곤을 이용하여, 그 유량을 35sccm으로 하고, 성막 분위기의 압력을 0.52㎩, 마이크로파 파워를 2㎾, 기판 온도를 300℃로 설정한다.
계속해서 질화 티탄(TiN)을 20㎚의 두께로 성막한다. 이때의 성막 조건의 일례로서는 프로세스 가스에 질소(유량 : 42sccm)와 아르곤(유량 : 21sccm)을 이용하고, 성막 분위기의 압력을 0.78㎩, 마이크로파 파워를 6㎾, 기판 온도를 300℃로 설정한다.
다음에, Al-0.5% Cu를 500㎚의 두께로 성막한다. 이때의 성막 조건의 일례로서는 프로세스 가스에 아르곤(유량 : 65sccm)을 이용하여 성막 분위기의 압력을 0.52㎩, 마이크로파 파워를 15㎾, 기판 온도를 300℃로 설정한다.
계속하여 티탄(Ti)을 5㎚의 두께로 성막한다. 이 때의 성막 조건의 일례로서는 프로세스 가스에 아르곤을 이용하여, 그 유량을 35sccm으로 하고, 성막 분위기의 압력을 0.52㎩, 마이크로파 파워를 2㎾, 기판 온도를 300℃로 설정한다.
마지막으로 질화 티탄(TiN)을 100㎚의 두께로 성막한다. 이 때의 성막 조건의 일례로서는 프로세스 가스에 질소(유량 : 42sccm)와 아르곤(유량 : 21sccm)을 이용하여, 성막 분위기의 압력을 0.78㎩, 마이크로파 파워를 6㎾, 기판 온도를 300℃로 설정한다.
이러한 방식으로, 배선층(18)을 형성한 후 상층 배선을 형성하기 위해서 이용하는 레지스트막(19)을 기지의 레지스트 도포, 리소그래피 기술에 의해 배선층(18) 상에 형성된다.
그리고 도 1의 (5)에 도시한 바와 같이, 상기 레지스트막(19)을 에칭 마스크에 이용하여, 배선층(18)을 이방성 드라이 에칭함으로써 상기 상층 배선(20)을 형성한다.
상기 이방성 드라이 에칭으로는 일례로서, 에칭 가스에 3염화 붕소(유량 : 100sccm)와 염소(유량 : 150sccm)를 이용하여, 에칭 분위기의 압력을 1㎩, 마이크로파 파워를 400㎃, 고주파 RF를 110W로 설정하고, 저스트 에칭에 대하여 40%의 오버 에칭을 행한다.
그 후, 도 1의 (6)에 도시한 바와 같이, 불소(F)계의 가스로서 예를 들면 테트라플루오로메탄(CF4)을 산소 가스에 첨가한 플라즈마 처리를 행하여, 레지스트 애싱 처리와 동시에, 상층 배선(20)으로부터 노출된 텅스텐으로 이루어지는 매립 플러그(17) 부분에 쌍유기 용매의 보호막(21)을 형성한다.
상기 플라즈마 처리로서는 예를 들면 평행 평판형 반응성 이온 에칭 장치를 이용하여, 프로세스 가스에 산소(O2 ; 유량 : 3750sccm)와 테트라플루오로메탄(CF4 ; 유량 : 0.5sccm ∼ 10sccm, 바람직한 일례로서 2sccm)을 이용하여, 프로세스 온도를 250℃, 처리 분위기의 압력을 150㎩, RF 출력을 900W로 설정하고 처리 시간을 60초로 설정한다.
상기 플라즈마 처리에서는 프로세스 가스에 산소가 포함되어 있기 때문에 레지스트막(19)은 애싱된다.
그 후, 물약 세정 처리에 의해 레지스트막(19)을 완전하게 제거한다. 이 물 약 세정 처리로는 일례로서 아민계 유기 용매 중에 15분간 침지하여 유수 세정을 10분간 행한다.
그 결과, 도 1의 (7)에 도시한 바와 같이, 텅스텐으로 이루어지는 매립 플러그(17)가 용출하지 않고 매립 플러그(17) 상에 접속한 상층 배선(20)이 형성된다.
상기 제조 방법에 의해 형성된 반도체 장치의 다층 배선에서는 플라즈마 처리에 의해 형성된 보호막(21)에 의해, 아민계 유기 용매 처리로 텅스텐이 용출하는 매립 플러그의 발생이 억제된다. 따라서, 하층 배선(12)과의 전기적 도통 수율 및 디바이스 수율도 양호해진다. 하층 배선(12) 및 상층 배선(20)은 상기 설명하였지만 다른 알루미늄계 합금, 동(Cu), 동계 합금을 주체로 한 구조라도 좋으며, 배리어 메탈은 티탄 단층, 질화 티탄 단층, 그 밖의 티탄계 합금, 텅스텐, 텅스텐계 합금, 탄탈 알루미늄 혹은 이들 중에서 선택된 적층 구조라도 좋다.
또한, 텅스텐으로 이루어지는 매립 플러그(17)의 형성은 에치백 대신에 화학적 기계 연마를 이용하는 것도 가능하다.
또한, 상기 플라즈마 처리에서 첨가되는 테트라플루오로메탄(CF4)의 유량은 배리어 메탈의 사이드 에칭의 저감도 고려하여, 형상을 악화시키지 않는 유량으로 설정할 필요가 있으며, 일례로서 0.5sccm ∼ 10sccm의 범위가 바람직하다. 또한 테트라플루오로메탄(CF4) 대신에, 옥타플루오로부텐(C4F8), 트리플루오로메탄(CHF
3), 6불화 유황(SF6) 등의 불소계 가스를 이용하는 것도 가능하며 또한 첨가되는 가스도 산소로 한정되지 않고 예를 들면 질소, 수소, 포밍 가스 등에 첨가하여 이용하는 것도 가능하다.
다음에, 본 발명의 제2 제조 방법에 관계되는 실시예를 도 2의 제조 공정도에 의해서 설명한다.
상기 도 1의 (1) ∼ (5)에 의해서 설명한 것과 마찬가지로 하여, 도 2의 (1)에 도시한 바와 같이, 기초 절연막(11) 상에 하층 배선(12)을 형성한다. 하층 배선(12)은 상기 제1 실시예와 마찬가지이다. 즉, 하층에서 티탄(Ti)막, 질화 티탄(TiN)막, Al-0.5% Cu막, 티탄(Ti)막, 질화 티탄(TiN)막을 순서대로 적층한 것으로 이루어진다. 또한 상기 기초 절연막(11) 상에 하층 배선(12)을 덮는 층간 절연막(13)을 퇴적한다. 그리고 층간 절연막(13)에 하층 배선(12)에 통하는 접속 구멍(15)을 형성한다. 계속해서, 접속 구멍(15)의 내부에 밀착층(16)을 통하여 텅스텐으로 이루어지는 매립 플러그(17)를 형성한다.
그 후, 상기 층간 절연막(13) 상의 전면에 또한 매립 플러그(17)를 덮는 상태로 상층 배선용 배선층(18)을 성막한 후, 상층 배선을 형성하기 위한 레지스트막(19)을 배선층(18) 상에 형성한다. 그리고 상기 레지스트막(19)을 에칭 마스크에 이용하여 배선층(18)을 이방성 드라이 에칭함으로써, 상기 상층 배선(20)을 형성한다. 이 상층 배선(20)은 하층에서 티탄(Ti)막, 질화 티탄(TiN)막, Al-0.5% Cu막, 티탄(Ti)막, 질화 티탄(TiN)막을 순서대로 적층한 것으로 이루어진다.
그 후, 도 2의 (2)에 도시한 바와 같이, 제전 플라즈마 처리를 행하여, 상층 배선(20)의 가공에 의해 상층 배선(20) 중에 대전된 전하를 제거한다.
상기 제전 플라즈마 처리는 일례로서 예를 들면 평행 평판형 반응성 이온 에 칭 장치를 이용하여, 프로세스 가스에 아르곤(유량 : 800sccm)과 산소(유량 : 3750sccm)를 이용하여, 프로세스 온도를 40℃, 처리 분위기의 압력을 200㎩, RF 출력을 400W로 설정하고 처리 시간을 60초로 설정한다.
그 후, 애싱 처리와 물약 세정 처리에 의해 상기 레지스트막(19)을 제거한다.
상기 애싱 처리는 일례로서, 예를 들면 평행 평판형 반응성 이온 에칭 장치를 이용하고, 프로세스 가스에 산소(유량 : 3750sccm)를 이용하여, 프로세스 온도를 250℃, 처리 분위기의 압력을 150㎩, RF 출력을 900W로 설정하고 처리 시간을 60초로 설정한다.
상기 물약 세정 처리는 아민계 유기 용매 중에 15분간 침지하고 유수 세정을 10분간 행한다.
그 결과, 도 2의 (3)에 도시한 바와 같이, 텅스텐으로 이루어지는 매립 플러그(17)가 용출하지 않고 매립 플러그(17) 상에 접속한 상층 배선(20)이 형성된다.
상기 제조 방법에 의해 형성된 반도체 장치의 다층 배선에서는 상층 배선(20)에 대전된 전하가 제전되기 때문에, 아민계 유기 용매 처리에서 전기 화학 반응을 일으키는 텅스텐으로 이루어지는 매립 플러그(17)의 용출이 억제된다. 따라서, 하층 배선(12)과의 전기적 도통 수율 및 디바이스 수율도 양호해진다. 하층 배선(12) 및 상층 배선(20)은 상기 설명하였지만 다른 알루미늄계 합금, 동(Cu), 동계 합금을 주체로 한 구조라도 좋으며 배리어 메탈은 티탄 단층, 질화 티탄 단층, 그 밖의 티탄계 합금, 텅스텐, 텅스텐계 합금, 탄탈 알루미늄 혹은 이들 중에 서 선택된 적층 구조라도 좋다.
또한, 산소 플라즈마에 의한 애싱 처리 시에 프로세스 가스에 불소계 가스를 첨가하여도 좋다. 상기 제1 실시예에서 설명한 테트라플루오로메탄(CF4)을 첨가하여도 좋으며 또는 옥타플루오로시클로부탄(C4F8), 트리플루오로메탄(CHF3), 6불화 유황(SF6) 등의 불소계 가스를 이용하는 것도 가능하다. 또한 첨가되는 가스도 산소로 한정되지는 않고 예를 들면 질소, 수소, 포밍 가스 등에 첨가하여 이용하는 것도 가능하다.
또한, 상기 플라즈마 처리에서 첨가되는 테트라플루오로메탄(CF4)의 유량은 배리어 메탈의 사이드 에칭의 저감도 고려하여, 형상을 악화시키지 않는 유량으로 설정할 필요가 있으며 일례로서 0.5sccm ∼ 10sccm의 범위가 바람직하다.
이상, 설명한 바와 같이 본 발명의 제1 제조 방법에 따르면, 레지스트막을 유기 박리액에 의해 제거하기 전에, 상층 배선으로부터 비어져 나와 형성되어 있는 매립 플러그의 표면에 대하여 불소계의 가스가 첨가된 산소계의 가스를 이용한 플라즈마 처리를 행하여, 그 매립 플러그의 표면에 보호막을 형성하므로, 그 후에 유기 박리액에 의해서 매립 플러그가 용출하지는 않는다.
상기 제2 제조 방법에 따르면, 레지스트막을 유기 박리액에 의해 제거하기 전에, 불활성 가스를 주체로 한 가스를 이용한 플라즈마 처리를 행하므로 상층 배선에 축적된 전하가 제거되기 때문에, 유기 박리액에 의한 레지스트 박리 시에 매 립 플러그의 용출을 억제할 수 있다.
따라서, 회로 면적을 축소하여 레지스트막으로 이루어지는 패턴의 오정렬이 발생하거나 또는 매립 플러그에 접속하는 것으로 그 매립 플러그보다도 좁은 폭의 상층 배선을 형성하여도 매립 플러그의 선택적인 용출을 억제할 수가 있으므로 양호한 컨택트 특성, 도통 수율을 가지는 고성능, 고신뢰성, 고수율의 반도체 장치를 제공할 수가 있다.
Claims (2)
- 절연막에 형성된 매립 플러그 상에 상층 배선을 형성하는 반도체 장치의 제조 방법에 있어서,상기 상층 배선을 에칭에 의해 패터닝하여 형성한 후, 에칭 마스크로서 이용하는 레지스트막을 적어도 유기 박리액에 의해 제거하기 전에, 상기 상층 배선으로부터 비어져 나와 형성되어 있는 상기 매립 플러그의 표면에 대하여 불소계의 가스가 첨가된 산소계의 가스를 이용한 플라즈마 처리를 행하여 상기 매립 플러그의 표면에 보호막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 절연막에 형성된 매립 플러그 상에 상층 배선을 형성하는 반도체 장치의 제조 방법에 있어서,상기 상층 배선을 에칭에 의해 패터닝하여 형성한 후, 에칭 마스크로서 이용하는 레지스트막을 적어도 유기 박리액에 의해 제거하기 전에, 상기 상층 배선으로부터 비어져 나와 형성되어 있는 상기 매립 플러그의 표면을 불활성 가스를 주체로 한 가스를 이용한 플라즈마 처리를 행하고, 상기 상층 배선에 축적된 전하를 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03225399A JP4207285B2 (ja) | 1999-02-10 | 1999-02-10 | 半導体装置の製造方法 |
| JP1999-032253 | 1999-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000062537A KR20000062537A (ko) | 2000-10-25 |
| KR100632333B1 true KR100632333B1 (ko) | 2006-10-11 |
Family
ID=12353864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006125A KR100632333B1 (ko) | 1999-02-10 | 2000-02-10 | 반도체 장치의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6358835B1 (ko) |
| JP (1) | JP4207285B2 (ko) |
| KR (1) | KR100632333B1 (ko) |
| TW (1) | TW439216B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112533B2 (en) * | 2000-08-31 | 2006-09-26 | Micron Technology, Inc. | Plasma etching system and method |
| JP2004128256A (ja) | 2002-10-03 | 2004-04-22 | Oki Electric Ind Co Ltd | 多層構造半導体素子の製造方法 |
| JP2004140198A (ja) * | 2002-10-18 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US20040152305A1 (en) * | 2003-01-30 | 2004-08-05 | Chung-Lung Yiu | Method for preventing corrosion of tungsten plug |
| JP4454242B2 (ja) * | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| KR100463323B1 (ko) * | 2003-05-10 | 2004-12-23 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US7253092B2 (en) * | 2003-06-24 | 2007-08-07 | Nec Electronics America, Inc. | Tungsten plug corrosion prevention method using water |
| JP5465897B2 (ja) * | 2009-03-05 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872061A (en) * | 1997-10-27 | 1999-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma etch method for forming residue free fluorine containing plasma etched layers |
| US5970376A (en) * | 1997-12-29 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer |
| US6019906A (en) * | 1998-05-29 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Hard masking method for forming patterned oxygen containing plasma etchable layer |
| US6007733A (en) * | 1998-05-29 | 1999-12-28 | Taiwan Semiconductor Manufacturing Company | Hard masking method for forming oxygen containing plasma etchable layer |
-
1999
- 1999-02-10 JP JP03225399A patent/JP4207285B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-09 US US09/501,519 patent/US6358835B1/en not_active Expired - Fee Related
- 2000-02-10 KR KR1020000006125A patent/KR100632333B1/ko not_active IP Right Cessation
- 2000-02-10 TW TW089102222A patent/TW439216B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000062537A (ko) | 2000-10-25 |
| JP2000232159A (ja) | 2000-08-22 |
| JP4207285B2 (ja) | 2009-01-14 |
| US6358835B1 (en) | 2002-03-19 |
| TW439216B (en) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690512B2 (ja) | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| KR100632333B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4583706B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| KR100548515B1 (ko) | 반도체 소자의 금속 배선의 형성 방법 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| US7365017B2 (en) | Method for finishing metal line for semiconductor device | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| TW201546894A (zh) | 用於不須氧化一單元及源極線之乾剝蝕之方法 | |
| JPH10209272A (ja) | 半導体装置及びその製造方法 | |
| JP2008270509A (ja) | 半導体装置の製造方法 | |
| JP3324466B2 (ja) | 金属配線のドライエッチング方法 | |
| US6559047B1 (en) | Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions | |
| JPH04350939A (ja) | 銅配線の形成方法 | |
| JP4482217B2 (ja) | 半導体装置用洗浄剤及び半導体装置の洗浄方法 | |
| JP3652145B2 (ja) | プラグの腐蝕を防止する内部配線の製造方法 | |
| JPH07297281A (ja) | 接続孔の製造方法 | |
| JP3200949B2 (ja) | ドライエッチング方法 | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| KR100613393B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3353490B2 (ja) | 積層配線のパターニング方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| KR100876860B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR100632035B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |