KR100613393B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100613393B1
KR100613393B1 KR1020050055594A KR20050055594A KR100613393B1 KR 100613393 B1 KR100613393 B1 KR 100613393B1 KR 1020050055594 A KR1020050055594 A KR 1020050055594A KR 20050055594 A KR20050055594 A KR 20050055594A KR 100613393 B1 KR100613393 B1 KR 100613393B1
Authority
KR
South Korea
Prior art keywords
sccm
forming
etch stop
film
contact hole
Prior art date
Application number
KR1020050055594A
Other languages
English (en)
Inventor
주상민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050055594A priority Critical patent/KR100613393B1/ko
Application granted granted Critical
Publication of KR100613393B1 publication Critical patent/KR100613393B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

본 발명은 반도체 소자의 성능을 향상하는 것으로서, 소정의 하부 구조를 가지는 반도체 기판, 반도체 기판 위에 제1 식각 정지막을 형성하는 단계, 제1 식각 정지막 위에 층간 절연막을 형성하는 단계, 층간 절연막 위에 제2 식각 정지막을 형성하는 단계, 제2 식각 정지막 위에 배선 절연막을 형성하는 단계, 배선 절연막 및 층간 절연막을 식각하여 접촉구를 형성하는 단계, 8sccm 내지 12sccm의 불화탄소 및 96sccm 내지 144sccm의 아르곤 가스를 200W 내지 300W 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 접촉구의 내벽에 있는 잔류물을 제거하는 단계, 그리고 배선 절연막을 식각하여 트렌치를 형성하는 단계를 포함한다. 이와 같은 방법을 통해 잔류물을 완전히 제거함으로써 반도체 소자의 성능을 향상할 수 있다.
다층금속배선, 접촉구, 절연막

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1 내지 도 7은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자의 접촉구를 형성하는 것에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다. 이러한 금속 배선의 형성은 산화막 등의 층간 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 층간 절연막을 선택적으로 식각하여 접촉구를 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉구를 채우는 금속 플러그를 형성한다. 그리고, 층간 절연막 위에 배선 절연막을 형성하고, 배선 절연막을 식각하여 트렌치를 형성하고, 그 다음, 베리어 메탈과 구리와 같은 금속을 이용하여 트렌치를 채워 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다. 이러한 금속 배선은 금속 배선 상부에 신호를 전달하 기 위해 노출되며, 다층 구조로 형성될 수 있다.
한편, 종래의 접촉구와 트렌치는 패터닝한 다음 내벽에 잔류하는 폴리머(polymer)를 제거하는 공정을 추가로 진행한다. 이때, 폴리머 제거 공정은 20sccm 내지 30sccm의 불화탄소(CF4)와 200sccm 내지 300sccm의 아르곤(Ar) 가스를 가지고 150W 이하의 전력과 10mTorr 내지 50mTorr의 압력에서 진행한다.
한편, 이와 같은 공정 조건은 폴리머에 대한 식각률과 균일도가 낮아 폴리머를 완전하게 제거할 수 없다. 이로 인해, 접촉구 및 트렌치의 단면적이 좁아짐에 따라 이를 채우는 금속 플러그의 전기적 저항이 높아져 반도체 소자의 성능이 저하될 수 있다.
따라서, 본 발명의 기술적 과제는 반도체 소자의 성능을 향상하는 것이다.
본 발명에 따른 반도체 소자 제조 방법은, 소정의 하부 구조를 가지는 반도체 기판을 제거하는 단계, 상기 반도체 기판 위에 제1 식각 정지막을 형성하는 단계, 상기 제1 식각 정지막 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 제2 식각 정지막을 형성하는 단계, 상기 제2 식각 정지막 위에 배선 절연막을 형성하는 단계, 상기 배선 절연막 및 상기 층간 절연막을 식각하여 접촉구를 형성하는 단계, 8sccm 내지 12sccm의 불화탄소 및 96sccm 내지 144sccm의 아르곤 가스를 200W 내지 300W 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 접촉구의 내벽에 있는 잔류물을 제거하는 단계, 그리고 상기 배선 절연막을 식각하여 트렌치 를 형성하는 단계를 포함한다.
8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 상기 트렌치의 내벽에 있는 잔류물을 제거하는 단계를 더 포함할 수 있다.
상기 접촉구 및 상기 트렌치 내부에 금속 박막을 채우는 단계, 그리고 상기 배선 절연막 위의 상기 금속 박막을 화학적 기계 연마 공정으로 제거하는 단계를 더 포함할 수 있다.
소정의 하부 구조를 가지는 반도체 기판을 제공하는 단계, 상기 반도체 기판 위에 제1 식각 정지막을 형성하는 단계, 상기 제1 식각 정지막 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 제2 식각 정지막을 형성하는 단계, 상기 제2 식각 정지막 위에 배선 절연막을 형성하는 단계, 상기 배선 절연막 및 상기 층간 절연막을 식각하여 접촉구를 형성하는 단계, 상기 배선 절연막을 식각하여 트렌치를 형성하는 단계, 8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 상기 트렌치 및 상기 접촉구의 내벽에 있는 잔류물을 제거하는 단계를 포함한다.
상기 접촉구 및 상기 트렌치 내부에 금속 박막을 채우는 단계, 그리고 상기 배선 절연막 위의 상기 금속 박막을 화학적 기계 연마 공정으로 제거하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기 술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 7은 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
도 1에 도시된 바와 같이, 본 발명의 한 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 우선, 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1) 위에 제1 식각 정지막(2)을 형성한다. 그리고, 제1 식각 정지막(2) 상부에 층간 절연막(3)을 증착하고, 제2 식각 정지막(4)을 형성한다. 이후, 제2 식각 정지막(4) 상부에 금속 배선층을 형성하기 위한 배선 절연막(5)을 증착한다.
이때, 제1 식각 정지막(2) 및 제2 식각 정지막(4)은 PECVD(Plasma Enhanced CVD) 장비를 이용하여 산화 질화막(SiON)으로 형성하는 것이 바람직하다.
그 다음 도 2에 도시한 바와 같이, 배선 절연막(5) 상부에 접촉구 패턴을 가지는 감광막(6)을 형성한 후, 이 감광막(6)을 마스크로 하여 드러난 배선 절연막(5)과 그 아래의 제2 식각 정지막(4) 및 층간 절연막(3)을 차례로 식각하여 제거함으로써 층간 절연막(3)에 접촉구(7)을 형성한다. 이때, 접촉구(7)의 표면에는 식각공정에 의한 잔류물, 즉 폴리머(polymer)(14)가 남아 있다. 이로 인해 접촉구(7)의 단면적이 좁아져 반도체 소자의 저항이 높아질 수 있다.
따라서, 이를 방지하기 위해 도 3에 도시한 바와 같이, 감광막(6)을 제거하고 8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 이용하여 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 접촉구(6) 내부 표면에 잔류하는 폴리머(14)를 제거한다. 실험에 따르면 이와 같은 공정조건으로 산화막이 전면을 덮고있는 기판을 식각할 때 식각률은 700Å/min 내지 800Å/min이었고, 식각의 균일도는 2% 내지 3%이었다. 이와 같이, 종래에 진행되었던 폴리머 제거 공정보다 식각률 및 균일도가 우수하므로 폴리머를 충분히 제거하여 반도체 소자의 성능을 향상할 수 있다.
여기서, 제1 식각 정지막(2) 및 제2 식각 정지막(4)은 배선 절연막(5)의 과식각에 의해 발생하기 쉬운 패턴 불량 및 하부 박막의 손상 등을 방지한다.
그 다음 도 4에 도시한 바와 같이, 배선 절연막(5) 상부에 금속 배선이 형성되는 트렌치를 형성하기 위한 트렌치(trench) 패턴을 가지는 감광막(8)을 형성한다. 이어, 감광막(8)을 마스크로 하여 노출되어 있는 배선 절연막(5)을 식각하여 제거함으로써 배선 절연막(5)에 금속 배선이 형성될 트렌치(9)를 형성한다. 여기 서, 트렌치(9)의 내벽도 접촉구(7)와 마찬가지로 식각하고 남은 잔류물, 즉 제2 폴리머(15)가 있다. 이로 인해 트렌치(9)의 단면적이 좁아져 반도체 소자의 저항이 높아질 수 있다.
따라서, 도 5에 도시한 바와 같이, 감광막(8)을 제거하고, 트렌치(9) 또한 접촉구(7)와 마찬가지로 8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 이용하여 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 폴리머(15)를 제거하는 공정을 진행한다. 이로 인해 트렌치(9) 내벽에 남아 있는 폴리머(15)가 충분히 제거되어 반도체 소자의 성능이 향상될 수 있다.
여기서, 제2 식각 정지막(4)은 배선 절연막(5)의 상부 표면에서 정확히 식각이 끝나고, 배선 절연막(5)의 상부 표면 부위가 식각되는 것을 방지하는 역할을 한다. 이와 같이, 층간 절연막(3)의 상부에 제2 식각 정지막(4)을 증착함으로써 배선 절연막(5)의 식각 시 층간 절연막(3)의 표면이 함께 식각되는 현상을 방지할 수 있다.
그 다음 도 6에 도시한 바와 같이, 노출되어 있는 제2 식각 정지막(4) 및 제1 식각 정지막(2)을 동시에 제거한다. 이때, 제1 식각 정지막(2)과 제2 식각 정지막(4)은 절연막이므로 금속 배선으로부터 하부 박막(1)의 전도층으로 전류를 도통시키고, 원하는 유전 캐패시턴스(dielectric capacitance)를 얻기 위하여 제거하는 것이 바람직하다.
그 다음 도 7에 도시한 바와 같이, 반도체 기판(1)의 하부 박막 상부 전면에 베리어(barrier) 금속막(10)을 증착한다. 이때, 베리어 금속막(10)은 TaN을 수백 Å의 두께로 증착하여 형성한다. 그런데, 베리어 금속막(10)은 고유저항(resistivity)이 크기 때문에 전기 분해 (electroplating process deposition, EPD)에 의한 금속 박막의 형성 공정에서 박막 표면에 전자 공급을 원활히 하기 위하여 베리어 금속막(10) 상부에 금속 씨드(seed)막(11)을 수백 Å의 두께로 증착한다. 여기서, 금속 씨드막(11)은 구리(Cu)로 형성한다.
그런 다음, 전기 분해를 통하여 접촉구(7) 및 트렌치(9) 내에 차례로 금속 박막(12, 13)을 형성한다.
한편, 앞서 설명한 베리어 금속막(10)은 금속 박막(12, 13)과 반도체 기판(1)의 하부 박막의 전도층 사이의 반응을 방지한다.
본 실시예에서는 다마신 공정에서 접촉구 및 트렌치 내벽에 잔류하는 폴리머를 제거하는 경우에 대해서만 보였지만 다마신 공정 이외의 공정을 통해 만들어지는 단층 또는 다층 배선 구조의 금속박막과 절연층을 연결하는 접촉구 및 트렌치에 제한되지 않고 동일하게 적용할 수 있다.
본 발명에 따르면 금속 박막과 절연층을 연결하는 접촉구 및 트렌치의 내벽에 잔류하는 폴리머를 8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 이용하여 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 완전히 제거할 수 있다. 이에 따라, 반도체 소자의 성능이 향상될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

  1. 소정의 하부 구조를 가지는 반도체 기판을 제공하는 단계,
    상기 반도체 기판 위에 제1 식각 정지막을 형성하는 단계,
    상기 제1 식각 정지막 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 제2 식각 정지막을 형성하는 단계,
    상기 제2 식각 정지막 위에 배선 절연막을 형성하는 단계,
    상기 배선 절연막 및 상기 층간 절연막을 식각하여 접촉구를 형성하는 단계,
    8sccm 내지 12sccm의 불화탄소 및 96sccm 내지 144sccm의 아르곤 가스를 200W 내지 300W 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 상기 접촉구의 내벽에 있는 잔류물을 제거하는 단계, 그리고
    상기 배선 절연막을 식각하여 트렌치를 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 상기 트렌치의 내벽에 있는 잔류물을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 접촉구 및 상기 트렌치 내부에 금속 박막을 채우는 단계, 그리고
    상기 배선 절연막 위의 상기 금속 박막을 화학적 기계 연마 공정으로 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  4. 소정의 하부 구조를 가지는 반도체 기판을 제공하는 단계,
    상기 반도체 기판 위에 제1 식각 정지막을 형성하는 단계,
    상기 제1 식각 정지막 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 제2 식각 정지막을 형성하는 단계,
    상기 제2 식각 정지막 위에 배선 절연막을 형성하는 단계,
    상기 배선 절연막 및 상기 층간 절연막을 식각하여 접촉구를 형성하는 단계,
    상기 배선 절연막을 식각하여 트렌치를 형성하는 단계,
    8sccm 내지 12sccm의 불화탄소(CF4)와 96sccm 내지 144sccm의 아르곤(Ar) 가스를 200W 내지 300W의 전력과 80mTorr 내지 120mTorr의 압력으로 공급하여 상기 트렌치 및 상기 접촉구의 내벽에 있는 잔류물을 제거하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  5. 제4항에서,
    상기 접촉구 및 상기 트렌치 내부에 금속 박막을 채우는 단계, 그리고
    상기 배선 절연막 위의 상기 금속 박막을 화학적 기계 연마 공정으로 제거하 는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1020050055594A 2005-06-27 2005-06-27 반도체 소자의 제조 방법 KR100613393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055594A KR100613393B1 (ko) 2005-06-27 2005-06-27 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055594A KR100613393B1 (ko) 2005-06-27 2005-06-27 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100613393B1 true KR100613393B1 (ko) 2006-08-17

Family

ID=37602746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055594A KR100613393B1 (ko) 2005-06-27 2005-06-27 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100613393B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122583A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122583A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 제조 방법
KR102068677B1 (ko) 2013-04-10 2020-01-22 삼성전자 주식회사 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
KR100552812B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100613393B1 (ko) 반도체 소자의 제조 방법
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR101098919B1 (ko) 반도체 소자의 제조방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100996160B1 (ko) 반도체 소자의 커패시터 제조방법
KR100686450B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR100850087B1 (ko) 구리배선의 전도도 향상을 위한 식각 방법
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100434323B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101161665B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR101101192B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100641487B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000044947A (ko) 반도체 소자의 텅스텐 플러그 형성 방법
TW200301953A (en) Method for forming multi-layer metal line of semiconductor device
KR20090068404A (ko) 반도체 소자의 제조 방법
KR20020054711A (ko) 반도체 소자의 다층 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee