JPH06244237A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06244237A JPH06244237A JP5030530A JP3053093A JPH06244237A JP H06244237 A JPH06244237 A JP H06244237A JP 5030530 A JP5030530 A JP 5030530A JP 3053093 A JP3053093 A JP 3053093A JP H06244237 A JPH06244237 A JP H06244237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- pad
- pad opening
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 内壁にパッシベーション膜のＰＳＧ膜が露出
せずに確実で優れた防湿効果が得られるパッド開口部を
有する半導体装置と、その半導体装置を簡易な工程によ
り精度よく製造することができる製造方法を提供する。 【構成】 ＰＧＳ膜３とＳｉ3Ｎ4膜４をこの順で積層形
成するパッシベーション膜にパッド電極１を露出させる
ためのパッド開口部５を設ける半導体装置において、そ
のパッド開口部５の内壁面に、上記Ｓｉ3Ｎ4膜４上に積
層する第２のＳｉ 3Ｎ4膜７をエッチバックして残存形成
される側壁面層８を設けた。また、上記の側壁面層８に
ついては、第２のＳｉ3Ｎ4膜７をパッド開口部５の底部
にパッド電極１の表面が露出するまでエッチバックする
ことにより形成した。
せずに確実で優れた防湿効果が得られるパッド開口部を
有する半導体装置と、その半導体装置を簡易な工程によ
り精度よく製造することができる製造方法を提供する。 【構成】 ＰＧＳ膜３とＳｉ3Ｎ4膜４をこの順で積層形
成するパッシベーション膜にパッド電極１を露出させる
ためのパッド開口部５を設ける半導体装置において、そ
のパッド開口部５の内壁面に、上記Ｓｉ3Ｎ4膜４上に積
層する第２のＳｉ 3Ｎ4膜７をエッチバックして残存形成
される側壁面層８を設けた。また、上記の側壁面層８に
ついては、第２のＳｉ3Ｎ4膜７をパッド開口部５の底部
にパッド電極１の表面が露出するまでエッチバックする
ことにより形成した。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージのパッド電
極との間をボンディングするためのパッド開口部の構造
を改良した半導体装置及びその製造方法に関する。
極との間をボンディングするためのパッド開口部の構造
を改良した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年における半導体装置のコスト競争の
激化に伴い、例えばパッケージのコスト低減化が図られ
ている。ＰＧＳ膜単独のパッシベーション膜を形成した
半導体装置は、水分を通し易く、耐湿性が悪いためアル
ミニウム等の配線を腐食させてしまうという欠点があっ
た。そこで現在では、その耐湿性を改善するため、ＰＧ
Ｓ膜上にＳｉ3Ｎ4膜を積層させた２層構造のパッシベー
ション膜を設けた半導体装置へと移行しつつある。この
ようにパッシベーション膜を２層構造にする理由は、Ｓ
ｉ3Ｎ4膜は耐湿性に優れているものの自己ストレス（圧
縮応力）が強く他の部分（例えばＭＯＳトランジスタ）
に悪影響を与えるため、単体では使用することができな
いためであり、そのため、そのストレスを和らげるクッ
ション層の働きをする層としてＰＧＳ膜をＳｉ3Ｎ4膜の
下に設けた層構成を採用しているのである。ところが、
このＰＧＳ膜とＳｉ3Ｎ4膜の２層からなるパッシベーシ
ョン膜の半導体においては、そのパッシベーション膜
に、パッケージのパッド電極との間をボンディングする
ためのパッド開口部（穴）を設けた際、そのパッド開口
部の内壁にＰＧＳ膜が露出するため、ここより水分が侵
入し、やがて導線等が腐食されてしまうという問題があ
った。
激化に伴い、例えばパッケージのコスト低減化が図られ
ている。ＰＧＳ膜単独のパッシベーション膜を形成した
半導体装置は、水分を通し易く、耐湿性が悪いためアル
ミニウム等の配線を腐食させてしまうという欠点があっ
た。そこで現在では、その耐湿性を改善するため、ＰＧ
Ｓ膜上にＳｉ3Ｎ4膜を積層させた２層構造のパッシベー
ション膜を設けた半導体装置へと移行しつつある。この
ようにパッシベーション膜を２層構造にする理由は、Ｓ
ｉ3Ｎ4膜は耐湿性に優れているものの自己ストレス（圧
縮応力）が強く他の部分（例えばＭＯＳトランジスタ）
に悪影響を与えるため、単体では使用することができな
いためであり、そのため、そのストレスを和らげるクッ
ション層の働きをする層としてＰＧＳ膜をＳｉ3Ｎ4膜の
下に設けた層構成を採用しているのである。ところが、
このＰＧＳ膜とＳｉ3Ｎ4膜の２層からなるパッシベーシ
ョン膜の半導体においては、そのパッシベーション膜
に、パッケージのパッド電極との間をボンディングする
ためのパッド開口部（穴）を設けた際、そのパッド開口
部の内壁にＰＧＳ膜が露出するため、ここより水分が侵
入し、やがて導線等が腐食されてしまうという問題があ
った。
【０００３】かかる問題点を解消するため、本出願人
は、内壁にＰＧＳ膜が露出しないパッド開口部を有する
半導体装置を提案した（実開平４−３６２３０号）。す
なわち、この半導体装置は、図２に示すようにパッド電
極ａを形成した半導体装置基板ｂにＰＧＳ膜ｃを形成し
た後、エッチングのためのレジスト膜を設けてからＰＧ
Ｓ膜ｃをエッチングして径がＡのパターン孔を開けるこ
とによりパッド電極ａの上面を露出させ、次いで、その
全面にＳｉ3Ｎ4膜ｄを形成した後、レジストｅを塗布し
てから露光、現像して径Ａより小さい径Ｂのパターン穴
ｆを開け、最後にＲＩＥ法（リアクティブ・イオン・エ
ッチング）によりエッチングしてパッド開口部ｇを開け
ることにより、内壁がＳｉ3Ｎ4膜ｄにより覆われたパッ
ド開口部ｇを形成するものである（同図ｂ）。また、こ
の半導体装置は、図３に示すようにパッド電極ａを形成
した半導体装置基板ｂにＰＧＳ膜ｃを形成した後、ＲＩ
Ｅ法によりＰＧＳ膜ｃをパッド電極ａの表面が露出する
までエッチバックしてパッド電極ａ上面のＰＧＳ膜ｃを
除去し、次いで、その全面にＳｉ3Ｎ4膜ｄを形成した
後、レジストｅを塗布してから露光、現像してパターン
穴ｆを開け、最後にＲＩＥ法によりエッチングしてパッ
ド開口部ｇを開けることにより、内壁がＳｉ3Ｎ4膜ｄに
より覆われたパッド開口部ｇを形成するものである（同
図ｂ）。
は、内壁にＰＧＳ膜が露出しないパッド開口部を有する
半導体装置を提案した（実開平４−３６２３０号）。す
なわち、この半導体装置は、図２に示すようにパッド電
極ａを形成した半導体装置基板ｂにＰＧＳ膜ｃを形成し
た後、エッチングのためのレジスト膜を設けてからＰＧ
Ｓ膜ｃをエッチングして径がＡのパターン孔を開けるこ
とによりパッド電極ａの上面を露出させ、次いで、その
全面にＳｉ3Ｎ4膜ｄを形成した後、レジストｅを塗布し
てから露光、現像して径Ａより小さい径Ｂのパターン穴
ｆを開け、最後にＲＩＥ法（リアクティブ・イオン・エ
ッチング）によりエッチングしてパッド開口部ｇを開け
ることにより、内壁がＳｉ3Ｎ4膜ｄにより覆われたパッ
ド開口部ｇを形成するものである（同図ｂ）。また、こ
の半導体装置は、図３に示すようにパッド電極ａを形成
した半導体装置基板ｂにＰＧＳ膜ｃを形成した後、ＲＩ
Ｅ法によりＰＧＳ膜ｃをパッド電極ａの表面が露出する
までエッチバックしてパッド電極ａ上面のＰＧＳ膜ｃを
除去し、次いで、その全面にＳｉ3Ｎ4膜ｄを形成した
後、レジストｅを塗布してから露光、現像してパターン
穴ｆを開け、最後にＲＩＥ法によりエッチングしてパッ
ド開口部ｇを開けることにより、内壁がＳｉ3Ｎ4膜ｄに
より覆われたパッド開口部ｇを形成するものである（同
図ｂ）。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置は次のような問題点を有している。まず、こ
の半導体装置は、そのパッド開口部を開けるに当たって
パターンレジストを設けたエッチング工程が必要になる
ため製造工程が煩雑である。また、そのレジスト形成な
どにおける位置合わせ精度が僅かでも狂うと、図４
（ａ）に示すようにパッド開口部ｇの内壁面を構成する
Ｓｉ3Ｎ4膜ｄの膜厚ｄ1、ｄ2が不均一となってしまい、
これにより、例えば膜厚ｄ2のように薄くなった部分に
おいては充分な防湿効果が得られなくなる。更に、上記
後者の製造方法により得られる半導体においては、図４
（ｂ）に示すようにパッド開口部ｇの内壁を形成するＳ
ｉ3Ｎ4膜ｄの端部ｐがパッド電極ａの表面に積層状態で
密着した構造になるため、前記したＳｉ3Ｎ4膜特有の自
己ストレスによりパッド電極ａから剥離して図中のｑ部
のようになり、その層間剥離した箇所では充分な防湿効
果が得られなくなる。
半導体装置は次のような問題点を有している。まず、こ
の半導体装置は、そのパッド開口部を開けるに当たって
パターンレジストを設けたエッチング工程が必要になる
ため製造工程が煩雑である。また、そのレジスト形成な
どにおける位置合わせ精度が僅かでも狂うと、図４
（ａ）に示すようにパッド開口部ｇの内壁面を構成する
Ｓｉ3Ｎ4膜ｄの膜厚ｄ1、ｄ2が不均一となってしまい、
これにより、例えば膜厚ｄ2のように薄くなった部分に
おいては充分な防湿効果が得られなくなる。更に、上記
後者の製造方法により得られる半導体においては、図４
（ｂ）に示すようにパッド開口部ｇの内壁を形成するＳ
ｉ3Ｎ4膜ｄの端部ｐがパッド電極ａの表面に積層状態で
密着した構造になるため、前記したＳｉ3Ｎ4膜特有の自
己ストレスによりパッド電極ａから剥離して図中のｑ部
のようになり、その層間剥離した箇所では充分な防湿効
果が得られなくなる。
【０００５】本発明は、上述したような問題点を解決す
るためになされたもので、その目的は、内壁にパッシベ
ーション膜のＰＳＧ膜が露出せずに確実で優れた防湿効
果が得られるパッド開口部を有する半導体装置を提供す
ることと、その半導体装置を簡易な工程により精度よく
製造することができる製造方法を提供することにある。
るためになされたもので、その目的は、内壁にパッシベ
ーション膜のＰＳＧ膜が露出せずに確実で優れた防湿効
果が得られるパッド開口部を有する半導体装置を提供す
ることと、その半導体装置を簡易な工程により精度よく
製造することができる製造方法を提供することにある。
【０００６】
【課題を解決するための手段】すなわち、本発明の半導
体装置は、ＰＧＳ膜とＳｉ3Ｎ4膜をこの順で積層形成す
るパッシベーション膜にパッド電極を露出させるための
パッド開口部を設ける半導体装置において、そのパッド
開口部の内壁面に、上記Ｓｉ3Ｎ4膜上に積層する第２の
Ｓｉ3Ｎ4膜をエッチバックして残存形成される側壁面層
を設けたことを特徴とするものである。
体装置は、ＰＧＳ膜とＳｉ3Ｎ4膜をこの順で積層形成す
るパッシベーション膜にパッド電極を露出させるための
パッド開口部を設ける半導体装置において、そのパッド
開口部の内壁面に、上記Ｓｉ3Ｎ4膜上に積層する第２の
Ｓｉ3Ｎ4膜をエッチバックして残存形成される側壁面層
を設けたことを特徴とするものである。
【０００７】また、本発明の半導体装置の製造方法は、
パッド電極を形成した半導体基板上にＰＧＳ膜とＳｉ3
Ｎ4膜をこの順で積層してパッシベーション膜を形成し
た後、エッチング法によりパッド開口部を形成し、次い
で、全面に第２のＳｉ3Ｎ4膜を積層形成した後、その第
２のＳｉ3Ｎ4膜をパッド開口部の底部にパッド電極の表
面が露出するまでエッチバックし、少なくともパッド開
口部の内壁面に第２のＳｉ3Ｎ4膜を側壁面層として残存
させることを特徴とするものである。
パッド電極を形成した半導体基板上にＰＧＳ膜とＳｉ3
Ｎ4膜をこの順で積層してパッシベーション膜を形成し
た後、エッチング法によりパッド開口部を形成し、次い
で、全面に第２のＳｉ3Ｎ4膜を積層形成した後、その第
２のＳｉ3Ｎ4膜をパッド開口部の底部にパッド電極の表
面が露出するまでエッチバックし、少なくともパッド開
口部の内壁面に第２のＳｉ3Ｎ4膜を側壁面層として残存
させることを特徴とするものである。
【０００８】上記の技術的手段において、第２のＳｉ3
Ｎ4膜をエッチバックする手段としてはＲＩＥ法が好適
であるが、必ずしもこれに限定されない。また、このエ
ッチバックにおける条件は、パッド開口部の底部にパッ
ド電極表面が露出するようなエッチングがなされるよう
に適宜設定される。
Ｎ4膜をエッチバックする手段としてはＲＩＥ法が好適
であるが、必ずしもこれに限定されない。また、このエ
ッチバックにおける条件は、パッド開口部の底部にパッ
ド電極表面が露出するようなエッチングがなされるよう
に適宜設定される。
【０００９】
【作用】このような技術的手段によれば、エッチバック
という簡易な手段により、パッド開口部の内壁面にＳｉ
3Ｎ4膜からなる側壁面層を精度よく形成することがで
き、また、この側壁面層によってパッド開口部について
ＰＳＧ膜が一切露出しない内壁構造とすることができる
ため、半導体装置内への水分の侵入を防止することがで
きる。しかも、上記側壁面層は、パッド電極との層間剥
離が発生しにくくく且つ膜厚が均一な状態で形成される
ため、より確実でかつ優れた防湿効果が得られる。
という簡易な手段により、パッド開口部の内壁面にＳｉ
3Ｎ4膜からなる側壁面層を精度よく形成することがで
き、また、この側壁面層によってパッド開口部について
ＰＳＧ膜が一切露出しない内壁構造とすることができる
ため、半導体装置内への水分の侵入を防止することがで
きる。しかも、上記側壁面層は、パッド電極との層間剥
離が発生しにくくく且つ膜厚が均一な状態で形成される
ため、より確実でかつ優れた防湿効果が得られる。
【００１０】
【実施例】以下、実施例を挙げて本発明について詳細に
説明する。図１は、本発明の一実施例に係る半導体装置
とその製造方法を説明するための図である。まず、図１
（ａ）、（ｂ）に示すようにアルミニウム等からなるパ
ッド電極１を形成した半導体装置基板２上に、従来法に
準じてＰＧＳ膜３及びＳｉ3Ｎ4膜４の２層構造からなる
パッシベーション膜とパッド開口部５とを形成する。す
なわち、上記半導体装置基板２上に気相成長法によりＰ
ＧＳ膜３を約３０００オングストローム厚で形成した
後、同じく気相成長法によりＳｉ3Ｎ4膜４を約５０００
オングストローム厚で形成する（図１ａ）。次に、この
ＰＧＳ膜３及びＳｉ3Ｎ4膜４からなるパッシベーション
膜をエッチングしてパッド開口部５を形成するためにレ
ジスト６を塗布した後、エッチングしてその底部にパッ
ド電極１が露出したパッド開口部５を形成する（図１
ｂ）。
説明する。図１は、本発明の一実施例に係る半導体装置
とその製造方法を説明するための図である。まず、図１
（ａ）、（ｂ）に示すようにアルミニウム等からなるパ
ッド電極１を形成した半導体装置基板２上に、従来法に
準じてＰＧＳ膜３及びＳｉ3Ｎ4膜４の２層構造からなる
パッシベーション膜とパッド開口部５とを形成する。す
なわち、上記半導体装置基板２上に気相成長法によりＰ
ＧＳ膜３を約３０００オングストローム厚で形成した
後、同じく気相成長法によりＳｉ3Ｎ4膜４を約５０００
オングストローム厚で形成する（図１ａ）。次に、この
ＰＧＳ膜３及びＳｉ3Ｎ4膜４からなるパッシベーション
膜をエッチングしてパッド開口部５を形成するためにレ
ジスト６を塗布した後、エッチングしてその底部にパッ
ド電極１が露出したパッド開口部５を形成する（図１
ｂ）。
【００１１】次いで、図１（ｃ）に示すように、その表
面全体に気相成長法により第２のＳｉ3Ｎ4膜７を約５０
００オングストローム厚で形成する。
面全体に気相成長法により第２のＳｉ3Ｎ4膜７を約５０
００オングストローム厚で形成する。
【００１２】そして、この第２のＳｉ3Ｎ4膜７を、ＲＩ
Ｅ法によりパッド開口部５の底部にパッド電極１の表面
が露出するまでエッチバックすることにより、図１
（ｄ）に示すように、少なくともパッド開口部５の内壁
面に残存する第２のＳｉ3Ｎ4膜からなる側壁面層８が形
成される。このエッチバックする際の条件は、例えば、
下記のようなものである。 ＣＦ4ガス：２０ｓｃｃｍ、Ｈ2ガス：１２ｓｃｃｍ、Ｒ
Ｆ出力：３５０Ｗ、圧力：１．３パスカル。
Ｅ法によりパッド開口部５の底部にパッド電極１の表面
が露出するまでエッチバックすることにより、図１
（ｄ）に示すように、少なくともパッド開口部５の内壁
面に残存する第２のＳｉ3Ｎ4膜からなる側壁面層８が形
成される。このエッチバックする際の条件は、例えば、
下記のようなものである。 ＣＦ4ガス：２０ｓｃｃｍ、Ｈ2ガス：１２ｓｃｃｍ、Ｒ
Ｆ出力：３５０Ｗ、圧力：１．３パスカル。
【００１３】以上のようにして得られた半導体装置１０
は、そのパッド開口部５の内壁面にＳｉ3Ｎ4膜からなる
側壁面層８が形成され、その内壁にはＰＳＧ膜３が露出
していないため、その内壁からの水分の侵入が防止さ
れ、導線等が腐食してしまうという虞れがない。
は、そのパッド開口部５の内壁面にＳｉ3Ｎ4膜からなる
側壁面層８が形成され、その内壁にはＰＳＧ膜３が露出
していないため、その内壁からの水分の侵入が防止さ
れ、導線等が腐食してしまうという虞れがない。
【００１４】また特に、側壁面層８は、図１（ｄ）に示
すようにパッド電極１表面から上方に切り立った状態
で、しかもその上部において同質材料であるＳｉ3Ｎ4膜
４に連接された状態で形成されたものであるため、例え
ば、従来品のように側壁面層８（Ｓｉ3Ｎ4膜）の自己ス
トレスによりパッド電極１表面から捲れるようにして剥
がれるという心配が全くない。その上、この側壁面層８
は第２のＳｉ3Ｎ4膜をエッチバックして形成されるもの
であるため、その膜厚が全体にわたって均一である。
すようにパッド電極１表面から上方に切り立った状態
で、しかもその上部において同質材料であるＳｉ3Ｎ4膜
４に連接された状態で形成されたものであるため、例え
ば、従来品のように側壁面層８（Ｓｉ3Ｎ4膜）の自己ス
トレスによりパッド電極１表面から捲れるようにして剥
がれるという心配が全くない。その上、この側壁面層８
は第２のＳｉ3Ｎ4膜をエッチバックして形成されるもの
であるため、その膜厚が全体にわたって均一である。
【００１５】なお、第２のＳｉ3Ｎ4膜７を形成する際、
パッド電極１の表面には、ボンディング不良の原因とな
る、Ｓｉ3Ｎ4と反応したダメージ層が形成されるため、
例えば実開平４−３６２３０号に記載のごときライトエ
ッチを施して除去する必要がある。
パッド電極１の表面には、ボンディング不良の原因とな
る、Ｓｉ3Ｎ4と反応したダメージ層が形成されるため、
例えば実開平４−３６２３０号に記載のごときライトエ
ッチを施して除去する必要がある。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
パッド開口部の内壁面にＳｉ3Ｎ4膜からなる側壁面層が
形成されて内壁ＰＳＧ膜が露出しない構造となるため、
その内壁周辺からの水分の侵入を防止することができ
る。また、側壁面層が層間剥離のない膜厚均一な状態で
形成されるものであるため、その側壁面層による防湿効
果はより確実で優れたものとなる。そして、このような
防湿効果に優れたパッド開口部を有する半導体装置を、
煩雑な工程を経ることなく、簡便にかつ精度よく製造す
ることができる。
パッド開口部の内壁面にＳｉ3Ｎ4膜からなる側壁面層が
形成されて内壁ＰＳＧ膜が露出しない構造となるため、
その内壁周辺からの水分の侵入を防止することができ
る。また、側壁面層が層間剥離のない膜厚均一な状態で
形成されるものであるため、その側壁面層による防湿効
果はより確実で優れたものとなる。そして、このような
防湿効果に優れたパッド開口部を有する半導体装置を、
煩雑な工程を経ることなく、簡便にかつ精度よく製造す
ることができる。
【図１】 本発明の一実施例に係る半導体装置とその製
造方法を説明するための断面工程図である。
造方法を説明するための断面工程図である。
【図２】 従来の半導体装置製造方法の一例を示す断面
工程図である。
工程図である。
【図３】 従来の半導体装置製造方法の他例を示す断面
工程図である。
工程図である。
【図４】 従来の半導体装置における問題点を説明する
ための断面図である。
ための断面図である。
１…パッド電極、３…ＰＳＧ膜、４…Ｓｉ3Ｎ4膜、５…
パッド開口部、７…第２のＳｉ3Ｎ4膜、８…側壁面層、
１０…半導体装置。
パッド開口部、７…第２のＳｉ3Ｎ4膜、８…側壁面層、
１０…半導体装置。
Claims (2)
- 【請求項１】 ＰＧＳ膜とＳｉ3Ｎ4膜をこの順で積層形
成するパッシベーション膜にパッド電極を露出させるた
めのパッド開口部を設ける半導体装置において、そのパ
ッド開口部の内壁面に、上記Ｓｉ3Ｎ4膜上に積層する第
２のＳｉ3Ｎ4膜をエッチバックして残存形成される側壁
面層を設けたことを特徴とする半導体装置。 - 【請求項２】 パッド電極を形成した半導体基板上にＰ
ＧＳ膜とＳｉ3Ｎ4膜をこの順で積層してパッシベーショ
ン膜を形成した後、エッチング法によりパッド開口部を
形成し、次いで、全面に第２のＳｉ3Ｎ4膜を積層形成し
た後、その第２のＳｉ3Ｎ4膜をパッド開口部の底部にパ
ッド電極の表面が露出するまでエッチバックし、少なく
ともパッド開口部の内壁面に第２のＳｉ3Ｎ4膜を側壁面
層として残存させることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5030530A JPH06244237A (ja) | 1993-02-19 | 1993-02-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5030530A JPH06244237A (ja) | 1993-02-19 | 1993-02-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244237A true JPH06244237A (ja) | 1994-09-02 |
Family
ID=12306359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5030530A Pending JPH06244237A (ja) | 1993-02-19 | 1993-02-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995082B2 (en) | 2002-12-17 | 2006-02-07 | Dongbuanam Semiconductor, Inc. | Bonding pad of a semiconductor device and formation method thereof |
| KR100791080B1 (ko) * | 2007-01-23 | 2008-01-03 | 삼성전자주식회사 | 금속 패드 구조체를 갖는 전자 장치 및 그 제조방법 |
-
1993
- 1993-02-19 JP JP5030530A patent/JPH06244237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995082B2 (en) | 2002-12-17 | 2006-02-07 | Dongbuanam Semiconductor, Inc. | Bonding pad of a semiconductor device and formation method thereof |
| KR100791080B1 (ko) * | 2007-01-23 | 2008-01-03 | 삼성전자주식회사 | 금속 패드 구조체를 갖는 전자 장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
| US6127099A (en) | Method of producing a semiconductor device | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JP2925960B2 (ja) | 半導体装置の製造方法 | |
| US5256564A (en) | Method for manufacturing semiconductor device having a contact structure | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPH06244237A (ja) | 半導体装置及びその製造方法 | |
| JPH10229059A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11186393A (ja) | 半導体素子及びその製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JP3723815B2 (ja) | 半導体装置の製造方法 | |
| JPH0332214B2 (ja) | ||
| JPH0155579B2 (ja) | ||
| JPS58166725A (ja) | 積層被覆層の開口部形成方法 | |
| JPS63260053A (ja) | 半導体装置の製造方法 | |
| JPS62281466A (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0888269A (ja) | 半導体装置及びその製造方法 | |
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH04326751A (ja) | 半導体装置およびその製造方法 | |
| JPH05166803A (ja) | 化合物半導体装置 | |
| JPS613413A (ja) | 半導体装置の製造方法 |