JP3723815B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3723815B2
JP3723815B2 JP2004223964A JP2004223964A JP3723815B2 JP 3723815 B2 JP3723815 B2 JP 3723815B2 JP 2004223964 A JP2004223964 A JP 2004223964A JP 2004223964 A JP2004223964 A JP 2004223964A JP 3723815 B2 JP3723815 B2 JP 3723815B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
plating
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004223964A
Other languages
English (en)
Other versions
JP2004320054A (ja
Inventor
信之 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004223964A priority Critical patent/JP3723815B2/ja
Publication of JP2004320054A publication Critical patent/JP2004320054A/ja
Application granted granted Critical
Publication of JP3723815B2 publication Critical patent/JP3723815B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に樹脂封止された半導体装置の配線形成部分周辺に発生する絶縁膜の浮き、剥がれを防止した半導体装置の製造方法に関する。
例えばGaAsMMICのような、高出力増幅器、低雑音増幅器やアナログ/ディジタル回路等を含む半導体装置では、素子間、L、R、C間の配線(エアーブリッジ配線、クロスオーバー配線)や内部整合回路、ボンディングパッド、ボンディングパッドへの引きだし配線等にメッキ配線を利用する場合がある(例えば、特許文献1参照)。
図8は、かかる半導体装置を模式的に表現した上面図であり、チップ1内部にはFET、L、R、C等による回路等が配置され、配線2によりボンディングパッド3まで接続されている。
図9は、図8中のX−X'における断面図であり、図10に、図9の半導体装置の製造工程を示す。
まず、図10(a)に示すように、FET部(B部)では、半導体基板10上にイオン注入等でFETの能動層11が形成され、更にオーミック電極12とゲート電極13が形成された後、配線金属20により上記FETが他の能動素子等と接続され、次いて絶縁膜40が積層形成された後、該絶縁膜40の一部を除去してコンタクト部41が形成される。一方、ボンディングパッド部(A部)では、半導体基板10上に、該半導体基板10との密着力強化を兼ねて配線金属20が設けられた後、絶縁膜40が積層形成され、更に該絶縁膜40の一部を除去することによりコンタクト部41が形成される。
コンタクト部41は、配線金属20に絶縁膜40がオーバーラップした構造を採り、オーバーラップ量は一般に0.5〜2μm程度である。
次に、図10(b)に示すように、メッキ下層レジスト300を形成した後、開口部の寸法がコンタクト部41の開口寸法より広く、配線金属20より狭くなるようにメッキ下層レジスト300を除去し、続いてスパッタなどによりメッキ給電層30を形成する。
次に、図10(c)に示すように、メッキ上層レジスト310を形成した後、メッキ上層レジスト310の開口寸法が、メッキ下層レジスト300の開口寸法より大きくなるように、メッキ上層レジスト310の一部を除去する。
次に、図10(d)に示すように、メッキ工程により、メッキ上層レジスト310が開口してメッキ給電層30が露出している部分にのみ選択的にAuメッキ等のメッキ31を成長させた後、メッキ上層レジスト310、メッキ給電層30、メッキ下層レジスト300の除去して図9に示すようなメッキ配線32を有する半導体基板を形成し、最後に半導体基板を樹脂封止することにより(図示せず)半導体装置が完成する。
特開平4−162532号公報
従来のメッキ配線形成方法で形成した半導体装置では、図9に示すようにメッキ配線32は絶縁膜40に隣接しているが、かかる方法で形成されたメッキ配線32は、一般に圧縮方向の内部応力を有するため、このような構造では、メッキ配線32は絶縁膜40を押圧する方向の応力を有している。
特に、半導体装置を安価な樹脂モールドパッケージに封止する場合は、半導体基板への水分の浸透を防止するために、絶縁膜40を1.5μm以上に厚くすることが必要であるが、かかる場合はメッキ配線3と絶縁膜40との接触面積が増加し、メッキ配線3から絶縁膜にかかる応力が大きくなって臨界値を越えるため、図11(a)(b)に示すような絶縁膜40の浮きや剥がれ4を引き起こすこととなっていた。
かかる絶縁膜の浮きや剥がれ4は、一般に半導体基板10と絶縁膜40との間で発生するため、半導体基板10表面が露出したり近傍の能動素子に悪影響を与えたりして、素子特性の低下や信頼性の低下を招くこととなっていた。
そこで、本発明は、樹脂封止された半導体基板のメッキ配線の有する圧縮方向の内部応力により、該メッキ配線が隣接する絶縁膜を押圧して発生する絶縁膜の剥離等を防止した樹脂封止型半導体装置の製造方法を提供することを目的とする。
即ち、本発明は、少なくとも金属配線を有する半導体基板上に水分を透過しない比較的厚い絶縁膜を形成する工程と、上記絶縁膜の上記金属配線上の所定の位置に第1の開口部を形成するとともに、上記半導体基板表面に接した上記絶縁膜の上記金属配線近傍に間隙を形成する工程と、上記絶縁膜および第1の開口部を覆うように感光性樹脂膜を形成し、上記第1の開口部を含むように上記感光性樹脂膜に第2の開口部を形成する工程と、少なくとも上記第2の開口部を埋め込むようにメッキ層を形成する工程と、上記感光性樹脂膜を除去する工程と、半導体基板を樹脂封止する工程とを含み、金属配線が、ボンディングパッドまたはボンディングパッドへの引出し線からなることを特徴とする半導体装置の製造方法である。
かかる方法を用いることにより、絶縁膜の金属配線近傍に絶縁膜が不連続となるような間隙が設けられるため、メッキ配線から絶縁膜に押圧方向の応力が発生した場合であっても、絶縁膜の剥離が最も発生しやすい半導体基板表面に接した絶縁膜領域に上記応力が伝わらず、絶縁膜の剥離を防止することが可能となる。
本発明によれば、絶縁膜の金属配線近傍に絶縁膜が不連続となるような間隙が設けられるため、メッキ配線から絶縁膜に押圧方向の応力が発生した場合であっても、絶縁膜の剥離が最も発生しやすい半導体基板表面に接した絶縁膜領域に上記応力が伝わらず、絶縁膜の剥離を防止することが可能となる。
実施の形態1.
図1に、本発明の一の実施の形態により形成した半導体装置のメッキ配線構造を、図2にかかる半導体装置の製造方法を示す。図中、図9、10と同一符号は、同一または相当部分を示す。
本実施の形態1にかかる半導体装置の製造方法では、図2(a)に示すように、上述の従来の方法と同様の方法で、まずFET部(B部)では、半導体基板10上にイオン注入等でFETの能動層11が形成され、更にオーミック電極12とゲート電極13が形成された後、例えばTi/Au等の配線金属20により上記FETが他の能動素子等と接続され、次いて比較的厚い1.5μm程度の絶縁膜40が積層形成された後、該絶縁膜40の一部を除去してコンタクト部41が形成される。
一方、ボンディングパッド部(A部)では、半導体基板10上に、該半導体基板10との密着力強化を兼ねて配線金属20が設けられた後、絶縁膜40が積層形成され、更に該絶縁膜40の一部を除去することによりコンタクト部41が形成される。コンタクト部41は、配線金属20に絶縁膜40がオーバーラップした構造を取り、オーバーラップ量は一般に0.5〜2μm程度である。
次に、図2(b)に示すように、メッキ下層レジスト300を形成した後、開口部の寸法がコンタクト部41の開口寸法より小さくなるようにメッキ下層レジスト300を除去する。この場合、メッキ下層レジスト開口部の幅は、コンタクト部分41に対して、片側で0.5〜2μm小さくなるように形成することが好ましい。
続いてスパッタ等により、メッキ下層レジスト300上および開口部上に、例えばTi/Au等からなるメッキ給電層30を形成する。
次に、図2(c)に示すように、メッキ上層レジスト310を形成した後、メッキ上層レジスト310の開口寸法が、メッキ下層レジスト300の開口寸法より大きくなるようにメッキ上層レジスト310の一部を除去する。
次に、図8(d)に示すように、メッキ工程により、メッキ上層レジスト310が開口してメッキ給電層30が露出している部分にのみ選択的に、Auメッキ等のメッキ31を成長させる。
かかるメッキ31は、メッキ上層レジスト310の開口部を埋め込むように形成されるため、メッキが薄層状態で形成される場合に比べてメッキの有する内部応力は大きくなり、隣接して設けられた絶縁膜40の剥離等の原因となりうる。
最後に、メッキ上層レジスト310、メッキ給電層30、メッキ下層レジスト300の除去して図1に示すようなメッキ配線32を有する半導体基板が形成された後、通常の方法で樹脂封止することにより(図示せず)、半導体装置が完成する。
図1に示すように、かかる方法を用いて半導体装置の製造方法では、メッキ配線32と絶縁膜40が接触しない構造となり、メッキ配線32と絶縁膜40との間に0.5〜2μm程度の間隙5が設けられることとなる。これにより、従来、メッキ配線32の有する内部応力により、メッキ配線32が接触する絶縁膜40を押圧する方向に発生していた応力が発生せず、特に樹脂封止される半導体装置で使用される比較的厚い絶縁膜において発生していた絶縁膜40の浮きや剥がれを防止することが可能となる。
尚、本実施の形態および以下の実施の形態では、主に半導体装置のボンディングパッド部分について説明するが、他の能動素子部分等の配線構造にも当然本発明にかかる製造方法を適用することができる。
実施の形態2.
図3に、本実施の形態2にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。かかる構造は、メッキ配線31に隣接して設けられる絶縁膜40の半導体基板10上の部分に、幅1〜3μmの間隙6を設けるものである。
メッキ配線31が絶縁膜40を押すことによる絶縁膜40の剥離は、図11に示すように絶縁膜40の平坦部のメッキ配線31近傍に発生しやすいため、かかる応力集中部分に、上記間隙6を設けることにより、上記絶縁膜40の平坦部への応力集中を防止することができ、メッキ配線31との絶縁膜40が隣接する構造を用いても絶縁膜40の浮き、剥離防止が可能となる。
かかる構造を得るには、上記従来の製造工程中、図10(a)の工程において、絶縁膜40をの一部をエッチングしてコンタクト部41を形成する際に、同時に間隙6部分の絶縁膜40もエッチングすることにより間隙6を形成する方法を用いれば良い。
実施の形態3.
図4に、本実施の形態3にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。かかる構造は、実施の形態1および2の特徴を併せ持つ構造であり、メッキ配線31と絶縁膜40の間に0.5〜2μm程度の間隙5を設けるとともに、該絶縁膜40の半導体基板10上の部分に、幅1〜3μmの間隙6を設けるものである。
実施の形態1のメッキ配線構造は、メッキ配線31の四方全てに間隙5を設けるのが最も効果的だが、パターン配置や寸法によっては、例えば図4に示すように、一方向だけはメッキ配線31と絶縁膜40が隣接する部分を残さざるを得ない場合もある(図4のメッキ配線左側面)。かかる場合には、更に、実施の形態2に示した絶縁層40の間隙6を設けておくことにより、間隙6が絶縁膜40の浮き、剥がれを防止する役割を果たすことができる。
かかる構造を得るには、上記実施の形態1の図2(a)の工程において、絶縁膜40をエッチングして間隙6を形成した後、図2(b)以下に示す工程を行なえば良い。
実施の形態4.
図5に、本実施の形態4にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。本実施の形態により形成した配線構造は、従来は図9に示すように、コンタクト部41のメッキ配線31と絶縁膜40の接触部分が、半導体基板10に対して垂直方向に形成していたものを、図5に示すように、上記垂直方向からメッキ配線外方に、一定の角度をもったテーパ形状7として形成し、メッキ配線31が絶縁膜40を横方向に押す応力を低減するものである。
即ち、メッキ配線31と絶縁膜40の接触部分がテーパ形状7となることにより、メッキ配線31が絶縁膜40を押す応力の一部を、絶縁膜40の剥離を伴わずに、特にテーパ形状7の上部において、横方向に逃がして緩和することが可能となり、メッキ配線31の応力による絶縁膜40の剥離を防止することが可能となる。
特に、コンタクト部41の開口寸法が5μm以下の場合は、実施の形態1に示すような幅0.5〜2μmの間隙5を形成すると、メッキ幅31と下層の配線金属20との実行的な接続寸法は1〜4μmと細くなってしまうため接続強度が低下するが、本実施の形態のようなテーパ形状7を適用すれば、接続寸法は従来通りの寸法を維持することができ、接続強度の低下を防止することができる。
かかる構造を得るには、図10に示す従来の製造方法の(a)に示す工程、即ち、レジストパターン(図示せず)をマスクにして絶縁膜40のエッチングを行いコンタクト部41を形成する工程において、例えばウエットエッチング等の等方性エッチングを用いて絶縁膜40をエッチングすることにより、絶縁膜40を図5に示すようなテーパ形状7にした後、従来と同様に、図2(b)以下の工程を行えば良い。
尚、上記テーパ形状7のエッチングには、ウエットエッチングの他、適当なエッチング条件を選択したドライエッチングを用いることによっても可能である。
実施の形態5.
図6に、本実施の形態5にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。本実施の形態で形成したメッキ配線構造は、実施の形態2と実施の形態5の特徴を併せたものであり、メッキ配線31と絶縁膜40との接触部分がテーパ形状7になっているとともに、絶縁膜40にも間隙6が設けられている。
即ち、実施の形態5のテーパ形状7は、メッキ配線31の四方全てに設けるのが最も効果的だが、例えば絶縁膜40の開口部の幅が5μm以下の場合は、メッキ配線31と配線金属20との接続強度を維持するために、絶縁膜40の開口部側面の一方向だけはテーパ形状7にできない場合もある(図6のメッキ配線左側面)。かかる場合には、更に、実施の形態2に示した絶縁層40の間隙6を設けておくことにより、間隙6が絶縁膜40の浮き、剥がれを防止する役割を果たすことができる。
かかる構造を得るには、図10に示す従来の製造方法の(a)に示す工程において、例えば、第1のレジストマスク(図示せず)をマスクにしたウエットエッチング等の等方性エッチングを用いて絶縁膜40をエッチングして絶縁膜40をテーパ形状7にした後、更に第2のレジストマスク(図示せず)を用いて絶縁膜40のテーパ形状7の所定の部分(図6では、メッキ配線の左側面)と、間隙6部分をエッチングする。その後は、図10(b)以下に示す従来の製造工程を行えば良い。
実施の形態6.
図7に、本実施の形態6にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。本実施の形態で形成したメッキ配線構造は、従来構造の絶縁膜40を、例えばSiN、SiO、SiONから選択される1または2以上の膜を積層して形成される多層膜41を用いて形成するものである。
SiN膜等の膜質は、膜の形成方法や形成条件により、例えば表1に示すように、膜自身が圧縮(compressive)応力あるいは引張(tensile)応力を有するようにできる。
Figure 0003723815
表1の応力の値の+符号は圧縮応力、−符号は引張り応力を示す。また、SiN(1)はSiOとNHの混合ガスから、SiN(2)はSiHとNHとNの混合ガスから、夫々形成した膜である。
従って、複数の膜を積層して絶縁膜41を形成することにより、絶縁膜41全体の内部応力を制御することができるため、隣接して設けられたメッキ配線から絶縁膜41に働く圧縮方向の応力を押し返すように絶縁膜41の内部応力を調整することが可能となり、メッキ配線31から絶縁膜41にかかる応力を緩和し、絶縁膜41の剥離を防止することが可能となる。
かかる構造を得るには、図10に示す従来の製造方法の(a)に示す工程において、絶縁膜40を例えばSiN膜やSiO膜を順次積層して形成した後、従来の製造方法と同様の方法を行えば良い。
尚、本実施の形態にかかる方法および構造は、実施の形態1〜5にかかる方法および構造と併用して使用することも可能である。
本発明の実施の形態1にかかる方法によりメッキ配線を形成した半導体装置の断面図である。 本発明の実施の形態1にかかる方法によりメッキ配線を形成した半導体装置の製造工程断面図である。 本発明の実施の形態2にかかる方法によりメッキ配線を形成した半導体装置のボンディングパッド部分の断面図である。 本発明の実施の形態3にかかる方法によりメッキ配線を形成した半導体装置のボンディングパッド部分の断面図である。 本発明の実施の形態4にかかる方法によりメッキ配線を形成した半導体装置のボンディングパッド部分の断面図である。 本発明の実施の形態5にかかる方法によりメッキ配線を形成した半導体装置のボンディングパッド部分の断面図である。 本発明の実施の形態6にかかる方法によりメッキ配線を形成した半導体装置のボンディングパッド部分の断面図である。 半導体装置の上面模式図である。 従来の方法によりメッキ配線を形成した半導体装置の断面図である。 従来の方法によりメッキ配線を形成した半導体装置の製造工程断面図である。 (a) 従来の方法でメッキ配線を形成した半導体装置の絶縁膜剥離部分を示す半導体装置の部分上面図である。 (b) 従来の方法でメッキ配線を形成した半導体装置の絶縁膜剥離部分を示す半導体装置の部分断面図である。
符号の説明
1 チップ、2 配線、3 ボンディングパッド、5 間隙、6 間隙、7 テーパ形状、10 半導体基板、11 能動層、12 オーミック電極、13 ゲート電極、20 配線金属、30 吸電層、31 メッキ配線、40 絶縁膜、41 絶縁膜、300 メッキ下層レジスト、310 メッキ上層レジスト。


Claims (1)

  1. 少なくとも金属配線を有する半導体基板上に水分を透過しない絶縁膜を形成する工程と、
    該絶縁膜の該金属配線上の所定の位置に第1の開口部を形成するとともに、該半導体基板表面に接した該絶縁膜の該金属配線近傍に間隙を形成する工程と、
    該絶縁膜および該第1の開口部を覆うように感光性樹脂膜を形成し、該第1の開口部を底部に含むように該感光性樹脂膜に第2の開口部を形成する工程と、
    少なくとも該第2の開口部を埋め込むようにメッキ層を形成する工程と、
    該感光性樹脂膜を除去する工程と、
    該半導体基板を樹脂封止する工程とを含み、
    該金属配線が、ボンディングパッドまたはボンディングパッドへの引出し線からなることを特徴とする半導体装置の製造方法。
JP2004223964A 2004-07-30 2004-07-30 半導体装置の製造方法 Expired - Lifetime JP3723815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004223964A JP3723815B2 (ja) 2004-07-30 2004-07-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004223964A JP3723815B2 (ja) 2004-07-30 2004-07-30 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9031858A Division JPH10229059A (ja) 1997-02-17 1997-02-17 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2004320054A JP2004320054A (ja) 2004-11-11
JP3723815B2 true JP3723815B2 (ja) 2005-12-07

Family

ID=33475843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004223964A Expired - Lifetime JP3723815B2 (ja) 2004-07-30 2004-07-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3723815B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678668B2 (ja) * 2011-01-05 2015-03-04 三菱電機株式会社 配線パターン

Also Published As

Publication number Publication date
JP2004320054A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
KR20060051585A (ko) 반도체 장치의 제조 방법
JP2009111188A (ja) 半導体装置
JP2002118199A (ja) 半導体装置
US20090174061A1 (en) Semiconductor Device
JP2002289733A (ja) 半導体装置
JPH10229059A (ja) 半導体装置の製造方法および半導体装置
US20100155942A1 (en) Semiconductor device and method for fabricating the same
JP3723815B2 (ja) 半導体装置の製造方法
US7919864B2 (en) Forming of the last metallization level of an integrated circuit
US20090224375A1 (en) Semiconductor device and semiconductor device manufacturing method
CN1211847C (zh) 在有源的电路之上敷金属焊盘
US8125086B2 (en) Substrate for semiconductor package
CN110690119A (zh) 半导体装置及半导体装置的制造方法
JP2770390B2 (ja) 半導体装置
US20060163742A1 (en) Semiconductor component with passivation layer
JP4232576B2 (ja) 半導体装置
JP2008258649A (ja) 半導体装置
JP2007214358A (ja) 半導体装置及びその製造方法
JPH09148326A (ja) 半導体素子およびその製造方法
JP2000021920A (ja) 半導体装置
JPH06244237A (ja) 半導体装置及びその製造方法
TWI299532B (en) Die package and method for packaging the same
JP2005302816A (ja) 半導体装置及びその製造方法
JP2008294159A (ja) 半導体装置の製造方法及び半導体装置
CN118116897A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term