JP2004320054A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004320054A JP2004320054A JP2004223964A JP2004223964A JP2004320054A JP 2004320054 A JP2004320054 A JP 2004320054A JP 2004223964 A JP2004223964 A JP 2004223964A JP 2004223964 A JP2004223964 A JP 2004223964A JP 2004320054 A JP2004320054 A JP 2004320054A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- plating
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体装置の製造方法が、少なくとも金属配線を有する半導体基板上に水分を透過しない絶縁膜を形成する工程と、絶縁膜の金属配線上の所定の位置に第1の開口部を形成するとともに、半導体基板表面に接した絶縁膜の金属配線近傍に間隙を形成する工程と、絶縁膜および第1の開口部を覆うように感光性樹脂膜を形成し、第1の開口部を含むように感光性樹脂膜に第2の開口部を形成する工程と、少なくとも第2の開口部を埋め込むようにメッキ層を形成する工程と、感光性樹脂膜を除去する工程と、半導体基板を樹脂封止する工程とを含む。
【選択図】 図1
Description
図8は、かかる半導体装置を模式的に表現した上面図であり、チップ1内部にはFET、L、R、C等による回路等が配置され、配線2によりボンディングパッド3まで接続されている。
図9は、図8中のX−X'における断面図であり、図10に、図9の半導体装置の製造工程を示す。
コンタクト部41は、配線金属20に絶縁膜40がオーバーラップした構造を採り、オーバーラップ量は一般に0.5〜2μm程度である。
特に、半導体装置を安価な樹脂モールドパッケージに封止する場合は、半導体基板への水分の浸透を防止するために、絶縁膜40を1.5μm以上に厚くすることが必要であるが、かかる場合はメッキ配線3と絶縁膜40との接触面積が増加し、メッキ配線3から絶縁膜にかかる応力が大きくなって臨界値を越えるため、図11(a)(b)に示すような絶縁膜40の浮きや剥がれ4を引き起こすこととなっていた。
かかる絶縁膜の浮きや剥がれ4は、一般に半導体基板10と絶縁膜40との間で発生するため、半導体基板10表面が露出したり近傍の能動素子に悪影響を与えたりして、素子特性の低下や信頼性の低下を招くこととなっていた。
かかる方法を用いることにより、絶縁膜の金属配線近傍に絶縁膜が不連続となるような間隙が設けられるため、メッキ配線から絶縁膜に押圧方向の応力が発生した場合であっても、絶縁膜の剥離が最も発生しやすい半導体基板表面に接した絶縁膜領域に上記応力が伝わらず、絶縁膜の剥離を防止することが可能となる。
図1に、本発明の一の実施の形態により形成した半導体装置のメッキ配線構造を、図2にかかる半導体装置の製造方法を示す。図中、図9、10と同一符号は、同一または相当部分を示す。
本実施の形態1にかかる半導体装置の製造方法では、図2(a)に示すように、上述の従来の方法と同様の方法で、まずFET部(B部)では、半導体基板10上にイオン注入等でFETの能動層11が形成され、更にオーミック電極12とゲート電極13が形成された後、例えばTi/Au等の配線金属20により上記FETが他の能動素子等と接続され、次いて比較的厚い1.5μm程度の絶縁膜40が積層形成された後、該絶縁膜40の一部を除去してコンタクト部41が形成される。
続いてスパッタ等により、メッキ下層レジスト300上および開口部上に、例えばTi/Au等からなるメッキ給電層30を形成する。
かかるメッキ31は、メッキ上層レジスト310の開口部を埋め込むように形成されるため、メッキが薄層状態で形成される場合に比べてメッキの有する内部応力は大きくなり、隣接して設けられた絶縁膜40の剥離等の原因となりうる。
尚、本実施の形態および以下の実施の形態では、主に半導体装置のボンディングパッド部分について説明するが、他の能動素子部分等の配線構造にも当然本発明にかかる製造方法を適用することができる。
図3に、本実施の形態2にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。かかる構造は、メッキ配線31に隣接して設けられる絶縁膜40の半導体基板10上の部分に、幅1〜3μmの間隙6を設けるものである。
メッキ配線31が絶縁膜40を押すことによる絶縁膜40の剥離は、図11に示すように絶縁膜40の平坦部のメッキ配線31近傍に発生しやすいため、かかる応力集中部分に、上記間隙6を設けることにより、上記絶縁膜40の平坦部への応力集中を防止することができ、メッキ配線31との絶縁膜40が隣接する構造を用いても絶縁膜40の浮き、剥離防止が可能となる。
図4に、本実施の形態3にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。かかる構造は、実施の形態1および2の特徴を併せ持つ構造であり、メッキ配線31と絶縁膜40の間に0.5〜2μm程度の間隙5を設けるとともに、該絶縁膜40の半導体基板10上の部分に、幅1〜3μmの間隙6を設けるものである。
実施の形態1のメッキ配線構造は、メッキ配線31の四方全てに間隙5を設けるのが最も効果的だが、パターン配置や寸法によっては、例えば図4に示すように、一方向だけはメッキ配線31と絶縁膜40が隣接する部分を残さざるを得ない場合もある(図4のメッキ配線左側面)。かかる場合には、更に、実施の形態2に示した絶縁層40の間隙6を設けておくことにより、間隙6が絶縁膜40の浮き、剥がれを防止する役割を果たすことができる。
図5に、本実施の形態4にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。本実施の形態により形成した配線構造は、従来は図9に示すように、コンタクト部41のメッキ配線31と絶縁膜40の接触部分が、半導体基板10に対して垂直方向に形成していたものを、図5に示すように、上記垂直方向からメッキ配線外方に、一定の角度をもったテーパ形状7として形成し、メッキ配線31が絶縁膜40を横方向に押す応力を低減するものである。
即ち、メッキ配線31と絶縁膜40の接触部分がテーパ形状7となることにより、メッキ配線31が絶縁膜40を押す応力の一部を、絶縁膜40の剥離を伴わずに、特にテーパ形状7の上部において、横方向に逃がして緩和することが可能となり、メッキ配線31の応力による絶縁膜40の剥離を防止することが可能となる。
特に、コンタクト部41の開口寸法が5μm以下の場合は、実施の形態1に示すような幅0.5〜2μmの間隙5を形成すると、メッキ幅31と下層の配線金属20との実行的な接続寸法は1〜4μmと細くなってしまうため接続強度が低下するが、本実施の形態のようなテーパ形状7を適用すれば、接続寸法は従来通りの寸法を維持することができ、接続強度の低下を防止することができる。
尚、上記テーパ形状7のエッチングには、ウエットエッチングの他、適当なエッチング条件を選択したドライエッチングを用いることによっても可能である。
図6に、本実施の形態5にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。本実施の形態で形成したメッキ配線構造は、実施の形態2と実施の形態5の特徴を併せたものであり、メッキ配線31と絶縁膜40との接触部分がテーパ形状7になっているとともに、絶縁膜40にも間隙6が設けられている。
即ち、実施の形態5のテーパ形状7は、メッキ配線31の四方全てに設けるのが最も効果的だが、例えば絶縁膜40の開口部の幅が5μm以下の場合は、メッキ配線31と配線金属20との接続強度を維持するために、絶縁膜40の開口部側面の一方向だけはテーパ形状7にできない場合もある(図6のメッキ配線左側面)。かかる場合には、更に、実施の形態2に示した絶縁層40の間隙6を設けておくことにより、間隙6が絶縁膜40の浮き、剥がれを防止する役割を果たすことができる。
図7に、本実施の形態6にかかる方法で形成したボンディングパッド部分のメッキ配線31の断面図を示す。本実施の形態で形成したメッキ配線構造は、従来構造の絶縁膜40を、例えばSiN、SiO2、SiONから選択される1または2以上の膜を積層して形成される多層膜41を用いて形成するものである。
SiN膜等の膜質は、膜の形成方法や形成条件により、例えば表1に示すように、膜自身が圧縮(compressive)応力あるいは引張(tensile)応力を有するようにできる。
従って、複数の膜を積層して絶縁膜41を形成することにより、絶縁膜41全体の内部応力を制御することができるため、隣接して設けられたメッキ配線から絶縁膜41に働く圧縮方向の応力を押し返すように絶縁膜41の内部応力を調整することが可能となり、メッキ配線31から絶縁膜41にかかる応力を緩和し、絶縁膜41の剥離を防止することが可能となる。
Claims (1)
- 少なくとも金属配線を有する半導体基板上に水分を透過しない絶縁膜を形成する工程と、
該絶縁膜の該金属配線上の所定の位置に第1の開口部を形成するとともに、該半導体基板表面に接した該絶縁膜の該金属配線近傍に間隙を形成する工程と、
該絶縁膜および該第1の開口部を覆うように感光性樹脂膜を形成し、該第1の開口部を含むように該感光性樹脂膜に第2の開口部を形成する工程と、
少なくとも該第2の開口部を埋め込むようにメッキ層を形成する工程と、
該感光性樹脂膜を除去する工程と、
該半導体基板を樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004223964A JP3723815B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004223964A JP3723815B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9031858A Division JPH10229059A (ja) | 1997-02-17 | 1997-02-17 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004320054A true JP2004320054A (ja) | 2004-11-11 |
JP3723815B2 JP3723815B2 (ja) | 2005-12-07 |
Family
ID=33475843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004223964A Expired - Lifetime JP3723815B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723815B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142498A (ja) * | 2011-01-05 | 2012-07-26 | Mitsubishi Electric Corp | 配線パターン |
-
2004
- 2004-07-30 JP JP2004223964A patent/JP3723815B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142498A (ja) * | 2011-01-05 | 2012-07-26 | Mitsubishi Electric Corp | 配線パターン |
Also Published As
Publication number | Publication date |
---|---|
JP3723815B2 (ja) | 2005-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3482779B2 (ja) | 半導体装置およびその製造方法 | |
JP2006093367A (ja) | 半導体装置の製造方法 | |
JP5139039B2 (ja) | 半導体装置及びその製造方法 | |
JPH10229059A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
US20090246988A1 (en) | Contact structure and forming method thereof and connecting structure thereof | |
JP3723815B2 (ja) | 半導体装置の製造方法 | |
JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007250998A (ja) | 半導体装置及びその製造方法 | |
US11164830B2 (en) | Semiconductor chip and method of processing a semiconductor chip | |
JPH0677315A (ja) | 半導体装置 | |
CN118116897A (zh) | 半导体装置及半导体装置的制造方法 | |
JP4513532B2 (ja) | 半導体装置の製造方法 | |
JP2007165437A (ja) | 半導体装置およびその製造方法 | |
KR102497370B1 (ko) | 반도체 장치의 제조 방법 | |
JP2770390B2 (ja) | 半導体装置 | |
JP2009016869A (ja) | 電子装置の製造方法 | |
JP2009094288A (ja) | 半導体装置 | |
TWI249214B (en) | Assembly process | |
JP2005302816A (ja) | 半導体装置及びその製造方法 | |
JP5370217B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004303784A (ja) | 半導体装置の製造方法 | |
US20100190295A1 (en) | Method of manufacturing semiconductor device | |
JP2004214437A (ja) | Auメッキ配線の形成方法 | |
JPH0574978A (ja) | 半導体チツプ実装基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |