JP2009094288A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009094288A
JP2009094288A JP2007263564A JP2007263564A JP2009094288A JP 2009094288 A JP2009094288 A JP 2009094288A JP 2007263564 A JP2007263564 A JP 2007263564A JP 2007263564 A JP2007263564 A JP 2007263564A JP 2009094288 A JP2009094288 A JP 2009094288A
Authority
JP
Japan
Prior art keywords
resin film
semiconductor device
film
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007263564A
Other languages
English (en)
Inventor
Hirosada Koganei
宏貞 黄金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007263564A priority Critical patent/JP2009094288A/ja
Priority to US12/247,528 priority patent/US20090091004A1/en
Priority to CNA2008101699198A priority patent/CN101409271A/zh
Publication of JP2009094288A publication Critical patent/JP2009094288A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】チップクラックを防止することができる半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置は、半導体基板11と、半導体基板11上に形成される層間絶縁膜12と、層間絶縁膜12上に形成される金属配線13aと、金属配線13a上に形成される保護絶縁膜14と、保護絶縁膜14上であって、ある所定の長さよりも短い一辺を有する領域内に形成される樹脂膜15とを備え、樹脂膜15は、金属配線13aの間隔がある所定の間隔以下である領域をすべて覆っていることを特徴とする。
【選択図】図1

Description

本発明は、パッシベーション膜を有する半導体装置に関する。
従来から、半導体素子等の表面を保護するためのパッシベーション膜として窒化膜が用いられている。基板上に形成される配線及び半導体素子等上に窒化膜が形成されていることにより、半導体装置の耐湿性が向上する。また、半導体装置の表面に異物等が付着することによる配線のショート等を抑制することができる。しかしながら、金属等からなる配線上に形成された窒化膜は、金属との密着性が弱い。このため、半導体装置を個片化した後の工程において、窒化膜の割れ及び剥れ等が発生しやすい。
ここで、図2(a)及び(b)に、基板上に形成された配線等上に窒化膜が形成された半導体装置の一部の断面図を示す。図2(a)に示すように、例えば、GaAsからなる基板91上に層間絶縁膜92が形成されている。その上に、例えばAu等からなる配線93aが形成されている。そして、配線93a上に、当該配線93a等を保護するパッシベーション膜として窒化膜94が形成されている。上述したように、窒化膜94は金属との密着性が弱く、特に、Au配線との密着性が弱い。また、配線93aの端部は、外部からの圧力を受けやすい。これにより、図2(b)に示すように、窒化膜94の割れ及び剥れ等が発生する。さらに、配線93aが近接して形成されている場合であって当該配線93aの電位が異なる場合、この電位差により、金属が配線間を移動してマイグレーションが発生する場合がある。マイグレーションにより移動した金属100により、配線93aがショートする。
そこで、従来から、窒化膜上に、例えばポリイミド等からなる樹脂膜を形成し、窒化膜の割れ及び剥れ等を抑制している。窒化膜上に樹脂膜が形成された半導体集積回路装置が、例えば特許文献1に記載されている。また、窒化膜上に樹脂膜が形成された半導体装置が例えば特許文献2に記載されている。特許文献1に記載の半導体集積回路装置は、配線が形成された基板全面に窒化珪素膜等からなるパッシベーション膜が形成されている。そして、パッシベーション膜の上層に樹脂膜が形成されている。この樹脂膜は、メモリセルアレイ及び周辺回路等上にそれぞれ形成されてもよい。また、特許文献2に記載の半導体装置は、基板上に形成された電極パッド上に、SiONからなるカバー膜が形成されている。その上に、ポリイミド膜が形成されている。この他、配線層が形成された基板上に樹脂膜がパターニングされている機能素子が例えば特許文献3に記載されている。
特開平8−241968号公報 特開平10−12605号公報 特開2000−82723号公報
しかしながら、特許文献1に記載の半導体集積回路装置は、基板上に形成されたメモリセルアレイ及び周辺回路等上に樹脂膜が形成されている。また、特許文献2に記載の半導体装置は、基板上に形成されたカバー膜上にポリイミド膜が形成されている。さらに、特許文献3に記載の機能素子は、機能素子上に形成されるバンプ等周辺以外の機能素子上に樹脂が形成されている。すなわち、特許文献1乃至3では、基板上に配線等が形成された半導体装置の広範囲に亘って樹脂膜が形成されている。このように、基板上の広範囲に樹脂膜を形成する場合、樹脂膜の圧縮又は引っ張られる際の応力により半導体装置が反ってしまう場合がある。
ここで、図3(a)に、窒化膜上に樹脂膜が形成された半導体装置の一例の平面図を示す。また、図3(b)に、図3(a)のIII−III線における断面図を示す。図3(a)及び(b)に示すように、GaAsからなる基板91上に層間絶縁膜92が形成されていて、その上に電極パッド93b及び当該電極パッド93bに接続される配線93aが形成されている。配線93a及び電極パッド93b上にパッシベーション膜として窒化膜94が、例えば膜厚略1μm以下に形成されている。電極パッド93b上に形成された窒化膜94は除去されていて、電極パッド開口部94aを有する。そして、窒化膜94上に樹脂膜95が形成されている。この樹脂膜95は、配線93aの高さ方向及び横方向にそれぞれ略1μm以上を覆うように形成されている。また、電極パッド93b近傍の樹脂膜95は除去されていて、樹脂膜開口部95aを有する。配線93aの幅は最小で略4μmであって、配線間距離は最小で略4μmである。また、配線93a及び電極パッド93bの厚さは、例えば略1〜4μmである。図3に示すように、窒化膜94上に樹脂膜95を形成することにより、窒化膜94の割れ及び剥れ等を抑制することができるが、当該樹脂膜95が基板91上の広範囲に亘って形成されているため、樹脂膜の応力により半導体装置が反ってしまう場合がある。これによりチップクラックが発生する。
このチップクラックについて、図4を用いて説明する。図4に半導体装置101上の略全面に樹脂膜102が形成されている半導体装置の断面図を示す。図4に示すように、半導体装置101上の略全面に樹脂膜102が形成されている場合、樹脂膜102の圧縮又は引っ張られる際の応力によって半導体装置101が反ってしまう。このため、チップクラック103が発生するという問題点がある。
上述した課題を解決するために、本発明にかかる半導体装置は、半導体基板と、前記半導体基板上に形成される層間絶縁膜と、前記層間絶縁膜上に形成される金属配線と、前記金属配線上に形成される保護絶縁膜と、前記保護絶縁膜上であって、ある所定の長さよりも短い一辺を有する領域内に形成される樹脂膜とを備え、前記樹脂膜は、前記金属配線の間隔がある所定の間隔以下である領域をすべて覆っていることを特徴とする。
本発明においては、樹脂膜は、ある所定の長さよりも短い一辺を有する領域内に形成され、当該樹脂膜が金属配線の間隔がある所定の間隔以下である領域をすべて覆っていることにより、樹脂膜が圧縮する際の応力又は引っ張られる際の応力を低減することができる。
本発明にかかる半導体装置によれば、チップクラックを防止することができる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図1(a)に本実施の形態にかかる半導体装置の平面図を示し、図1(b)に図1(a)に示す半導体装置のI−I線における断面図を示す。
図1に示すように、例えばGaAs又はInP等の化合物半導体からなる半導体基板11上に層間絶縁膜12が形成されている。本実施の形態では、GaAs基板を用いることとする。層間絶縁膜12上に、Auからなる金属配線13a及び電極パッド13bが形成されている。電極パッド13bは金属配線13aに接続されている。金属配線13aの幅は最小で略4μm、厚さは略1〜4μmに形成されている。当該金属配線13aの間隔(配線間距離)は、最小で略4μmである。そして、層間絶縁膜12、金属配線13a、及び電極パッド13b上にパッシベーション膜として保護絶縁膜14が膜厚略1μm以下に形成されている。この保護絶縁膜14は、例えば、窒化珪素膜、酸化珪素膜、及び酸化窒化珪素膜のうちのひとつである。電極パッド13b上の保護絶縁膜14は除去されていて、電極パッド13bが露出している。すなわち、電極パッド13b上において、保護絶縁膜14はパッド開口部14aを有する。なお、電極パッド13bには、パッド開口部14aに接続されるワイヤー等(図示せず)を介して電源電圧等が供給される。
そして、本実施の形態では、樹脂膜15は、保護絶縁膜14上であって、ある所定の長さよりも短い一辺を有する領域内に形成され、金属配線13aの間隔がある所定の間隔以下である領域をすべて覆うように形成する。当該樹脂膜15は、ある所定の間隔以下に形成された金属配線13aの高さ方向及び横方向をそれぞれ略1μmを覆うように形成されている。すなわち、樹脂膜15は、金属配線13aの間隔がある所定の間隔以下である領域に当該樹脂膜15が形成される樹脂膜形成領域を有する。また、樹脂膜15は、半導体基板11の一端から他端に連続して当該樹脂膜15が形成されない樹脂膜非形成領域を有する。そして、例えば、本実施の形態では、樹脂膜15が形成される、ある所定の長さよりも短い一辺を有する領域を、金属配線13aの間隔がある所定の間隔以下である領域とする。すなわち、金属配線13aの間隔がある所定の間隔以下に形成されている領域にのみ樹脂膜15を形成する。このことにより、樹脂膜15が圧縮又は引っ張られる際の応力を低減することができ、半導体装置のチップクラックを防止することができる。特に、GaAs等の化合物半導体からなる半導体基板11を有する半導体装置の場合、化合物半導体は脆いため、樹脂膜15の応力を考慮する必要がある。このため、金属配線13aの間隔がある所定の間隔以下である領域のみを覆うように樹脂膜15を形成することにより、樹脂膜15の応力を低減することができ、チップクラックの発生を防止することができる。さらに、金属配線13a上に形成されている保護絶縁膜14の割れ等を防止し、金属配線13a間のマイグレーションの発生を防止することができる。
この樹脂膜15は、1000μmよりも短い一辺を有する領域内に形成することが好ましい。樹脂膜15を、1000μm以上の長さの一辺を有する領域に形成する場合、樹脂膜15の応力によりチップクラックが発生する可能性が高い。このため、樹脂膜15は、1000μmよりも短い一辺を有する領域内に形成することが好ましい。また、樹脂膜15は、金属配線13aのある所定の間隔が略50μm以下である金属配線13aを覆うように形成することが好ましい。そして、ある所定の間隔以下に形成された金属配線13aの電位差が2V以上の場合に、当該金属配線13a上に樹脂膜15を形成することが好ましい。これは、金属配線13aの間隔がある所定の間隔以下である場合であって当該金属配線13aが所定の電位差を有する場合、この電位差により、金属が配線間を移動してマイグレーションが発生する場合があるためである。特に、配線間距離が略50μm以下であって、2V以上の電位差を有する配線間においてマイグレーションの発生の可能性が高い。このため、配線間距離が略50μm以下であって、2V以上の電位差を有する配線13a上に樹脂膜15を形成し、当該金属配線13a上に形成されている保護絶縁膜14の割れ等を防止することにより、マイグレーションの発生を防止することができる。また、上述したように、樹脂膜15は、当該樹脂膜15が形成されない樹脂膜非形成領域を有し、樹脂膜形成領域に形成されている樹脂膜15は、ある所定の間隔以下に形成された金属配線13a上に独立して形成されている。すなわち、樹脂膜形成領域はそれぞれ分離して形成されている。また、樹脂膜15は、金属配線13aに沿って形成されていることが好ましい。この理由を以下に説明する。上述したように、樹脂膜15が広範囲に亘って形成されている場合、樹脂膜15の応力によりチップクラックが発生する場合があるため、樹脂膜15が形成される樹脂膜形成領域を最低限に抑えることが好ましい。このため、樹脂膜形成領域に形成される樹脂膜15は、金属配線13aに沿って形成することが好ましい。本実施の形態では、樹脂膜15が形成される樹脂膜形成領域を金属配線13aの間隔がある所定の間隔以下である領域のみとしたが、少なくとも金属配線13aの間隔がある所定の間隔以下である領域をすべて覆う樹脂膜形成領域を形成する。この場合、基板の一端から他端に連続して形成される樹脂膜非形成領域が形成されればよく、樹脂膜形成領域を適宜可変させてもよい。なお、樹脂膜15の材料は、例えば、東レ製PW−N6シリーズのポリイミド、又は住友ベークライト製CRC8800シリーズのポリベンゾオキサゾール等を用いる。
本実施の形態では、樹脂膜15を、ある所定の長さよりも短い一辺を有する領域内に形成する。当該樹脂膜15は金属配線13aの間隔がある所定の間隔以下である領域をすべて覆うように形成する。例えば、本実施の形態では、金属配線13aがある所定の間隔以下に形成されている領域にのみ樹脂膜15を形成することにより、樹脂膜15が圧縮する際の応力又は引っ張られる際の応力を低減することができる。これにより、半導体装置のチップクラックを防止することができる。特に、GaAs又はInP等の化合物半導体は脆いため、当該化合物半導体からなる半導体基板11を有する半導体装置は、半導体装置に形成される樹脂膜15による応力を考慮する必要性が高い。このため、GaAs又はInP等の化合物半導体からなる半導体基板11を有する半導体装置において、本実施の形態の、金属配線13aがある所定の間隔以下に形成されている領域に樹脂膜15を形成することにより、チップクラックの発生を防止することができる。また、ある所定の間隔以下に形成されている金属配線13a上に樹脂膜15を形成することにより、金属配線13a上に形成されている保護絶縁膜14の割れ等を防止し、金属配線13a間のマイグレーションの発生を防止することができる。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
(a)実施の形態1にかかる半導体装置を示す平面図である。 (b)図1(a)のI−I線における断面図である。 (a)従来の窒化膜が形成されている半導体装置の断面図である。 (b)窒化膜の割れ及び剥れの様子を示す半導体装置の断面図である。 (a)窒化膜上に樹脂膜が形成された半導体装置の断面図である。 (b)図3(a)のIII−III線における断面図である。 チップ上に樹脂膜が形成された半導体装置の断面図である。
符号の説明
11 半導体基板
12、92 層間絶縁膜
13a、93a 配線
13b、93b 電極パッド
14、94 窒化膜
14a チップ開口部
15、95、102 樹脂膜
91 基板
94a 電極パッド開口部
95a 樹脂膜開口部
100 マイグレーションにより移動した金属
101 半導体装置
103 チップクラック

Claims (8)

  1. 半導体基板と、
    前記半導体基板上に形成される層間絶縁膜と、
    前記層間絶縁膜上に形成される金属配線と、
    前記金属配線上に形成される保護絶縁膜と、
    前記保護絶縁膜上であって、ある所定の長さよりも短い一辺を有する領域内に形成される樹脂膜とを備え、
    前記樹脂膜は、前記金属配線の間隔がある所定の間隔以下である領域をすべて覆っていることを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板上に形成される層間絶縁膜と、
    前記層間絶縁膜上に形成される金属配線と、
    前記金属配線上に形成される保護絶縁膜と、
    前記保護絶縁膜上であって、ある所定の長さよりも短い一辺を有する領域内に形成される樹脂膜とを備え、
    前記樹脂膜は、印加される電位差がある所定の電位差以上である前記金属配線の間隔がある所定の間隔以下である領域をすべて覆っていることを特徴とする半導体装置。
  3. 前記ある所定の電位差が2V以上であることを特徴とする請求項2に記載の半導体装置。
  4. 前記半導体基板は、化合物半導体からなることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記化合物半導体は、GaAs又はInPからなることを特徴とする請求項4記載の半導体装置。
  6. 前記保護絶縁膜は、窒化珪素膜、酸化珪素膜、及び酸化窒化珪素膜のうちのひとつであることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  7. 前記ある所定の長さは1000μmであることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
  8. 前記ある所定の間隔は50μmであることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
JP2007263564A 2007-10-09 2007-10-09 半導体装置 Pending JP2009094288A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007263564A JP2009094288A (ja) 2007-10-09 2007-10-09 半導体装置
US12/247,528 US20090091004A1 (en) 2007-10-09 2008-10-08 Semiconductor device
CNA2008101699198A CN101409271A (zh) 2007-10-09 2008-10-09 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007263564A JP2009094288A (ja) 2007-10-09 2007-10-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2009094288A true JP2009094288A (ja) 2009-04-30

Family

ID=40522550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007263564A Pending JP2009094288A (ja) 2007-10-09 2007-10-09 半導体装置

Country Status (3)

Country Link
US (1) US20090091004A1 (ja)
JP (1) JP2009094288A (ja)
CN (1) CN101409271A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537958B2 (en) * 2009-02-04 2013-09-17 General Fusion, Inc. Systems and methods for compressing plasma
CN102483959B (zh) 2009-07-29 2014-09-24 全面熔合有限公司 循环抛射体的等离子体压缩系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN101409271A (zh) 2009-04-15
US20090091004A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
US7476968B2 (en) Semiconductor device including an under electrode and a bump electrode
US7994614B2 (en) Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device
JP5279180B2 (ja) 半導体装置
JP2009032929A (ja) 半導体装置及びその製造方法
JP2006210438A (ja) 半導体装置およびその製造方法
US7750468B2 (en) Semiconductor device and method for manufacturing the same
US7656046B2 (en) Semiconductor device
JP6319028B2 (ja) 半導体装置
JP4675146B2 (ja) 半導体装置
JP2009094288A (ja) 半導体装置
JP4322189B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
JP2017045910A (ja) 半導体装置および半導体装置の製造方法
JP2007059867A (ja) 半導体装置
JP6607771B2 (ja) 半導体装置
US20090230522A1 (en) Method for producing a semiconductor device and the semiconductor device
JP2007242812A (ja) 半導体装置の製造方法及び支持テープ
JP2006179916A (ja) パッシベーション層を有する半導体素子
US20100244275A1 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
US20100276817A1 (en) Semiconductor device
JP2009038140A (ja) 半導体装置およびその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
US10910330B2 (en) Pad structure and integrated circuit die using the same
JP2009064942A (ja) ボンディング用のパッド及び電子機器