JP2770390B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2770390B2
JP2770390B2 JP1072565A JP7256589A JP2770390B2 JP 2770390 B2 JP2770390 B2 JP 2770390B2 JP 1072565 A JP1072565 A JP 1072565A JP 7256589 A JP7256589 A JP 7256589A JP 2770390 B2 JP2770390 B2 JP 2770390B2
Authority
JP
Japan
Prior art keywords
metal wiring
wiring layer
insulating film
bonding pad
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1072565A
Other languages
English (en)
Other versions
JPH02251158A (ja
Inventor
修至 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1072565A priority Critical patent/JP2770390B2/ja
Publication of JPH02251158A publication Critical patent/JPH02251158A/ja
Application granted granted Critical
Publication of JP2770390B2 publication Critical patent/JP2770390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造を有する半導体装置に関し、特
にボンディング時にクラック等を生じない平坦なボンデ
ィングパッドの構造に関する。
〔従来の技術〕
従来、多層配線を有する半導体装置のボンディングパ
ッド構造としては、例えば３層配線構造に於いて、第２
及び第３の配線でボンディングパッドを形成する場合、
第２図に示す構造がある。
すなわち、ボンディングパッドの下には、シリコン基
板１上に形成されるフィールド酸化膜２及びゲート電極
（例えば多結晶シリコン）と第１金属配線層13との間の
層間絶縁膜３及び第１金属配線層13と第２金属配線層６
との間の層間絶縁膜５が形成される。その後、第２金属
配線層６にて、ボンディングパッドの一部を形成し、次
いで第２金属配線層６と第３金属配線層９との間の層間
絶縁膜７を形成する。次に、接続を行なうべくビアホー
ル８を開孔し、さらに第３金属配線９にてボンディング
パッドを形成し、その後、カバー膜11を形成し、ボンデ
ィングを行なうべくカバー孔12を開孔する。
〔発明が解決しようとする課題〕 かかる従来のように多層配線における２重ボンディン
グパッドを形成した場合、ボンディングパッド部とそれ
以外の場所とでは、第２図（ｂ）に示す如く、第２金属
配線層６及び第３金属配線層９の合計の膜厚分の段差が
生じてしまう。この様な段差がカバー膜11に生じた場
合、ボンディングずれによりボンディングボールがカバ
ー膜11に当る事によりクラック等を生じパッド破壊を起
こしてしまう。
〔課題を解決するための手段〕
本発明は、多層配線構造上にボンディングパッド構造
を有する半導体装置に於いて、該ボンディングパッドを
形成する金属層の下に存在する層間絶縁膜の一部の層を
前記金属層ボンディングパッドより広く開孔・除去し前
記金属層と前記層間絶縁膜との間を塗布絶縁膜により埋
める事により、平坦化されたボンディングパッドを有し
ている半導体装置を得る。
このように本発明の半導体装置ではボンディングパッ
ドの平面の平坦性がすぐれており、ボンディング位置ず
れ等によるクラックがカバー絶縁膜に生じることはな
い。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）は、本発明の一実施例を示す平面図、第
１図（ｂ）は、第１図（ａ）のＡ−Ａ′方向の縦断面図
である。
まず、シリコン基板１上に既存の方法によりフィール
ド酸化膜２を形成し、次にゲート電極例えば多結晶シリ
コンと第１金属配線層13との層間絶縁膜３を成長させ
る。
次に、この層間絶縁膜３に、ボンディングパッドの一
部である第２金属配線層６よりやや幅の広い孔４を開孔
する。この時の孔４の大きさとしては、第２金属配線層
６より片側が１μｍ程度広い幅が望ましい。
次に、第１金属配線層13と第２金属配線層６との間の
層間絶縁膜５を形成し、さらに第２金属配線層６をパタ
ーンニングする。この時、第２金属配線層６と前記開孔
による層間絶縁膜５の段部との間にわずかなすき間がで
きる。
次に、第２金属配線層６と第３金属配線層９との間の
層間絶縁膜７を形成する。この時、前述の第２金属配線
層６と層間絶縁膜５とのすき間は埋められる。
次に、第２金属配線層６と第３金属配線層９との接続
を設けるべく、ビアホール８を開孔する。この時、ビア
ホール８の大きさとしては、前記第２金属配線層６より
片側が0.5μ程度小さく開孔する事が望ましい。
次に、第３金属配線層９をパターニングする。この
時、第３金属配線層の幅としては、前記ビアホール８よ
り片側が0.5μ程度小さくなる様マージンを取るのが望
ましい。
次に、全面に塗布絶縁膜10を形成し、選択的にエッチ
ング除去する事により、前記第３金属配線層９と層間絶
縁膜７とのすき間部のみに塗布絶縁膜10を残す。その
後、カバー膜11を成長後、カバー孔を開孔してボンディ
ングパッドを完成する。
前記本発明の一実施例に於いて、まず第２金属配線の
段差を解消するために、ゲート電極と第１金属配線層13
との層間絶縁膜３を開孔したが、第１金属配線層13と第
２金属配線層６との層間絶縁膜５に開孔しても良い。ま
た、単層の金属層でボンディングパッドを形成する場合
は、用いる金属配線層の下に存在する多層の層間絶縁膜
の一層を開孔する事により、平坦化が可能となる。
〔発明の効果〕
以上説明した様に、本発明では、ボンディングパッド
として用いられる金属配線層の下に存在する層間絶縁膜
の一部の層を前記ボンディングパッドより広く開孔し、
金属配線層の膜厚による段を解消する事で、より平坦性
のすぐれたボンディングパッドを形成できる。
これにより、ボンディング時のボンディングずれによ
るカバークラック等を防止できる効果がある。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例の平面図、第１図
（ｂ）は、その縦断面図である。第２図（ａ）は、従来
例の平面図、第２図（ｂ）は、その縦断面図である。 １……シリコン基板、２……フィールド酸化膜、3,5,7
……層間絶縁膜、４……コンタクト孔、６……第２金属
配線層、8,14……ビアホール、９……第３金属配線層、
10……塗布絶縁膜、11……カバー膜、12……カバー孔、
13……第１金属配線層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】多層配線構造上にボンディングパッド構造
    を有する半導体装置に於いて、該ボンディングパッドを
    形成する金属層の下に存在する層間絶縁膜の一部の層を
    前記金属層ボンディングパッドより広く開孔・除去し前
    記金属層と前記層間絶縁膜との間を塗布絶縁膜により埋
    める事により、平坦化されたボンディングパッドを有す
    ることを特徴とする半導体装置。
JP1072565A 1989-03-24 1989-03-24 半導体装置 Expired - Fee Related JP2770390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1072565A JP2770390B2 (ja) 1989-03-24 1989-03-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1072565A JP2770390B2 (ja) 1989-03-24 1989-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH02251158A JPH02251158A (ja) 1990-10-08
JP2770390B2 true JP2770390B2 (ja) 1998-07-02

Family

ID=13493016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1072565A Expired - Fee Related JP2770390B2 (ja) 1989-03-24 1989-03-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2770390B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014534B2 (ja) * 2001-04-13 2012-08-29 オンセミコンダクター・トレーディング・リミテッド Ｍｏｓｆｅｔ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619639A (en) * 1979-07-27 1981-02-24 Hitachi Ltd Semiconductor device
JPS60257550A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH02251158A (ja) 1990-10-08

Similar Documents

Publication Publication Date Title
JP2770390B2 (ja) 半導体装置
JP2697592B2 (ja) 半導体装置のパッド構造
JPH023944A (ja) 半導体装置
JPS62155537A (ja) 半導体装置の製造方法
JPH02183536A (ja) 半導体装置
JPS63250142A (ja) 半導体装置
JPH04109654A (ja) 半導体装置及びその製造方法
JP2538245Y2 (ja) 半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPH05109715A (ja) 半導体装置の製造方法
JPS62137853A (ja) 多層配線の形成方法
JPS6347952A (ja) 半導体装置
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPS6148940A (ja) 半導体装置の電極形成方法
JPS5966150A (ja) 半導体装置およびその製造方法
JPH02231735A (ja) 半導体装置
JPH031539A (ja) 半導体装置の製造方法
JPH0828389B2 (ja) 半導体装置
JPH079933B2 (ja) 半導体装置の製造方法
JPH01312854A (ja) 半導体集積回路の多層配線構造の製造方法
JPS6235537A (ja) 半導体装置及びその製造方法
JPS58191449A (ja) 多層配線構造
JPS60214569A (ja) Ｍｏｓ型半導体装置
JPH03293728A (ja) 半導体装置
JPS63217644A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees