JP2704085B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2704085B2 JP2704085B2 JP4197997A JP19799792A JP2704085B2 JP 2704085 B2 JP2704085 B2 JP 2704085B2 JP 4197997 A JP4197997 A JP 4197997A JP 19799792 A JP19799792 A JP 19799792A JP 2704085 B2 JP2704085 B2 JP 2704085B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor device
- leads
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
樹脂封入された半導体装置に関する。
樹脂封入された半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置のパッケージのうち樹
脂封入されたものは、アイランドと呼ばれる半導体チッ
プを固定し保持する金属部分と、リードと呼ばれるパッ
ケージのピンにつながった金属部分とから構成されてい
る。そして、半導体チップ上に設けられたボンディング
パッドとリードとが、ボンディングワイヤにより電気的
に接続されている。
脂封入されたものは、アイランドと呼ばれる半導体チッ
プを固定し保持する金属部分と、リードと呼ばれるパッ
ケージのピンにつながった金属部分とから構成されてい
る。そして、半導体チップ上に設けられたボンディング
パッドとリードとが、ボンディングワイヤにより電気的
に接続されている。
【０００３】図２は従来の半導体装置の一例の樹脂封入
前の状態を示す要部平面図である。
前の状態を示す要部平面図である。
【０００４】図２に示すように、半導体チップ１０はア
イランド１１の上に固定，保持されており、半導体チッ
プ１０上に設けられたボンディングパッド１３ａ〜１３
ｄとリード１２ａ〜１２ｄとの間はそれぞれボンディン
グワイヤ１４ａ〜１４ｄにより電気的に接続されてい
る。そして、リード１２ａ〜１２ｄはそのまま半導体装
置のパッケージのピンへとつながっているが、図２では
リードの途中から省略している。
イランド１１の上に固定，保持されており、半導体チッ
プ１０上に設けられたボンディングパッド１３ａ〜１３
ｄとリード１２ａ〜１２ｄとの間はそれぞれボンディン
グワイヤ１４ａ〜１４ｄにより電気的に接続されてい
る。そして、リード１２ａ〜１２ｄはそのまま半導体装
置のパッケージのピンへとつながっているが、図２では
リードの途中から省略している。
【０００５】このような従来の半導体装置に対し、近年
ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐの略）と呼ばれる新
しい技術により組立られた半導体装置が現れている。こ
れは、半導体チップを固定し保持するアイランドをなく
してパッケージのピンにつながったリード自体により、
半導体チップを固定し保持するものである。
ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐの略）と呼ばれる新
しい技術により組立られた半導体装置が現れている。こ
れは、半導体チップを固定し保持するアイランドをなく
してパッケージのピンにつながったリード自体により、
半導体チップを固定し保持するものである。
【０００６】図３は従来のＬＯＣ半導体装置の一例の樹
脂封入前の状態を示す要部平面図である。なお、図２で
示した従来の半導体装置と同一機能を有する部分には同
一番号を付す。
脂封入前の状態を示す要部平面図である。なお、図２で
示した従来の半導体装置と同一機能を有する部分には同
一番号を付す。
【０００７】図３に示すように、リード１２と半導体チ
ップ１０との間に粘着テープ１５を挿入し熱圧着により
半導体チップ１０をリード１２に固定している。そし
て、リード１２ａ〜１２ｄと半導体チップ１０上のボン
ディングパッド１３ａ〜１３ｄとをボンディングワイヤ
１４ａ〜１４ｄにより電気的に接続することは図２で述
べた従来技術と同じである。また、リード１２による半
導体チップ１０の保持効果を高めるため、半導体チップ
１０上のリード１２はある程度幅を大きくして粘着テー
プ１５との接触面積を大きくしている。
ップ１０との間に粘着テープ１５を挿入し熱圧着により
半導体チップ１０をリード１２に固定している。そし
て、リード１２ａ〜１２ｄと半導体チップ１０上のボン
ディングパッド１３ａ〜１３ｄとをボンディングワイヤ
１４ａ〜１４ｄにより電気的に接続することは図２で述
べた従来技術と同じである。また、リード１２による半
導体チップ１０の保持効果を高めるため、半導体チップ
１０上のリード１２はある程度幅を大きくして粘着テー
プ１５との接触面積を大きくしている。
【０００８】このＬＯＣ技術を用いると、図２に示すよ
うに、アイランド１１とリード１２とを分離する必要が
ないので、従来の組立技術を用いた場合と比較してその
分離領域に相当する分だけ大きな半導体チップ１０を同
じ大きさのパッケージに組立ることが出来るという利点
がある。また、リード１２が半導体チップ１０上に配置
されているため、その形状を変えることにより、半導体
チップ１０上のボンディングパッド１３の配置の自由度
が増すという利点もある。たとえば、ボンディングパッ
ド１３を半導体チップ１０の中央に配置するということ
も従来技術ではボンディングワイヤが長くなって、半導
体チップに接触するという不具合が発生したが、このＬ
ＯＣ技術ではそのような問題は生じることがない。
うに、アイランド１１とリード１２とを分離する必要が
ないので、従来の組立技術を用いた場合と比較してその
分離領域に相当する分だけ大きな半導体チップ１０を同
じ大きさのパッケージに組立ることが出来るという利点
がある。また、リード１２が半導体チップ１０上に配置
されているため、その形状を変えることにより、半導体
チップ１０上のボンディングパッド１３の配置の自由度
が増すという利点もある。たとえば、ボンディングパッ
ド１３を半導体チップ１０の中央に配置するということ
も従来技術ではボンディングワイヤが長くなって、半導
体チップに接触するという不具合が発生したが、このＬ
ＯＣ技術ではそのような問題は生じることがない。
【０００９】
【発明が解決しようとする課題】しかるに、前述したＬ
ＯＣ技術で組立てた従来の半導体装置では、半導体チッ
プ上に形成した保護膜にクラックが発生しやすいという
問題点がある。以下にこの点についてく詳しく説明す
る。
ＯＣ技術で組立てた従来の半導体装置では、半導体チッ
プ上に形成した保護膜にクラックが発生しやすいという
問題点がある。以下にこの点についてく詳しく説明す
る。
【００１０】一般に、半導体装置では、最も表面に近い
配線にはアルミニウム配線が用いられており、その上に
は外部からの汚染やきずに対する保護を目的として酸化
シリコンの保護膜を形成している。
配線にはアルミニウム配線が用いられており、その上に
は外部からの汚染やきずに対する保護を目的として酸化
シリコンの保護膜を形成している。
【００１１】一方、ＬＯＣ技術で組立てた半導体装置で
は、半導体チップ表面は粘着テープを介してではあるが
リードと接触している。このような構造を有する半導体
装置が高温に保持されるなどの熱的ストレスを受ると、
アルニウム配線と保護膜とリードとの熱膨張の違いから
三者の界面に熱応力が発生する。アルミニウム配線とリ
ードに挟まれた領域の保護膜は上下から熱応力を受ける
こととなり、保護膜が損傷を受けてクラックが発生した
りする。そして、このクラックはアルミニウム配線が太
くて保護膜との接触面積が大きいほど発生しやすい。
は、半導体チップ表面は粘着テープを介してではあるが
リードと接触している。このような構造を有する半導体
装置が高温に保持されるなどの熱的ストレスを受ると、
アルニウム配線と保護膜とリードとの熱膨張の違いから
三者の界面に熱応力が発生する。アルミニウム配線とリ
ードに挟まれた領域の保護膜は上下から熱応力を受ける
こととなり、保護膜が損傷を受けてクラックが発生した
りする。そして、このクラックはアルミニウム配線が太
くて保護膜との接触面積が大きいほど発生しやすい。
【００１２】半導体装置では、半導体チップ上の周辺部
に電源系配線として５０μｍから１００μｍ幅のアルミ
ニウム配線が設けられている場合が多く、特に、この部
分で保護膜のクラックが発生しやすくなっている。保護
膜にクラックが発生するのを防ぐためには、アルミニウ
ム配線と保護膜、保護膜とリードとの接触面積を小さく
すればよい。アルミニウム配線に関してはスリットを入
れる事が行なわれているが、配線の全領域にわたってス
リットを入れると実行的配線幅を減少させ配線抵抗が増
して回路動作上の問題が発生する場合がある。又、接触
面積を小さくするためにリードを細めると、ＬＯＣ特有
のリードにより半導体チップを保護するという効果が弱
まってしまうという問題点が生じる。
に電源系配線として５０μｍから１００μｍ幅のアルミ
ニウム配線が設けられている場合が多く、特に、この部
分で保護膜のクラックが発生しやすくなっている。保護
膜にクラックが発生するのを防ぐためには、アルミニウ
ム配線と保護膜、保護膜とリードとの接触面積を小さく
すればよい。アルミニウム配線に関してはスリットを入
れる事が行なわれているが、配線の全領域にわたってス
リットを入れると実行的配線幅を減少させ配線抵抗が増
して回路動作上の問題が発生する場合がある。又、接触
面積を小さくするためにリードを細めると、ＬＯＣ特有
のリードにより半導体チップを保護するという効果が弱
まってしまうという問題点が生じる。
【００１３】そこで本発明の目的は、以上の問題を解決
して半導体チップを保持し、保護膜にクラックが発生す
るのを防ぐ事の出来る半導体装置を提供することにあ
る。
して半導体チップを保持し、保護膜にクラックが発生す
るのを防ぐ事の出来る半導体装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明は、半導体チップ
表面とパッケージのリードとを接着する手段を用いて前
記リードに半導体チップを固定するとともに前記半導体
チップ上に設けられた金属配線に接続されたボンディグ
パッドと前記リードとをボンディングワイヤにより電気
的に接続した半導体装置に於いて、少なくとも前記半導
体チップの周辺部の前記金属配線上で前記リードの高さ
を他の部分より高くする。
表面とパッケージのリードとを接着する手段を用いて前
記リードに半導体チップを固定するとともに前記半導体
チップ上に設けられた金属配線に接続されたボンディグ
パッドと前記リードとをボンディングワイヤにより電気
的に接続した半導体装置に於いて、少なくとも前記半導
体チップの周辺部の前記金属配線上で前記リードの高さ
を他の部分より高くする。
【００１５】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。
して説明する。
【００１６】図１（ａ），（ｂ）は本発明の一実施例の
要部平面図及びそのＡ−Ａ′線断面図である。
要部平面図及びそのＡ−Ａ′線断面図である。
【００１７】図１（ａ），（ｂ）に示すように、アルミ
ニウム配線１６は半導体チップ１０の周辺部に設けられ
た電源系の配線であり５０μｍ程度の幅を有する。そし
て、半導体チップ１０上のリード１２ａ，１２ｂはこの
アルミニウム配線１６の上の部分のみ他の部分より高く
作られている。
ニウム配線１６は半導体チップ１０の周辺部に設けられ
た電源系の配線であり５０μｍ程度の幅を有する。そし
て、半導体チップ１０上のリード１２ａ，１２ｂはこの
アルミニウム配線１６の上の部分のみ他の部分より高く
作られている。
【００１８】このように、アルミニウム配線１６上に限
ってリード１２の高さを他の部分より高くする事で、ア
ルミニウム配線１６上の保護膜１７とリード１２とは非
接触となるのでアルミニウム配線１６上の保護膜１７は
リード１２からの熱応力を受けなくなりクラックの発生
を防ぐ事が出来る。
ってリード１２の高さを他の部分より高くする事で、ア
ルミニウム配線１６上の保護膜１７とリード１２とは非
接触となるのでアルミニウム配線１６上の保護膜１７は
リード１２からの熱応力を受けなくなりクラックの発生
を防ぐ事が出来る。
【００１９】又、アルミニウム配線１６の幅は何ら変え
ていないので配線抵抗が増大するなどの問題も生じな
い。
ていないので配線抵抗が増大するなどの問題も生じな
い。
【００２０】
【発明の効果】以上説明したように本発明は、半導体チ
ップ表面とパッケージのリードとを接着する手段を用い
てリードに半導体チップを固定するとともに半導体チッ
プ上に設けられた金属配線に接続されたボンディングパ
ッドと前記リードとをボンディングワイヤにより電気的
に接続した半導体装置に於いて、少なくとも前記半導体
チップの周辺部のアルミニウム配線上でリードの高さを
他の部分より高くする事により、半導体チップ表面に形
成した保護膜が熱応力により損傷を受けるのを防ぐ効果
を有する。
ップ表面とパッケージのリードとを接着する手段を用い
てリードに半導体チップを固定するとともに半導体チッ
プ上に設けられた金属配線に接続されたボンディングパ
ッドと前記リードとをボンディングワイヤにより電気的
に接続した半導体装置に於いて、少なくとも前記半導体
チップの周辺部のアルミニウム配線上でリードの高さを
他の部分より高くする事により、半導体チップ表面に形
成した保護膜が熱応力により損傷を受けるのを防ぐ効果
を有する。
【図１】本発明の一実施例の要部平面図及びそのＡ−
Ａ′線断面図である。
Ａ′線断面図である。
【図２】従来の半導体装置の一例の樹脂封入前の状態を
示す要部平面図である。
示す要部平面図である。
【図３】従来のＬＯＣ半導体装置の一例の樹脂封止前の
状態を示す要部平面図である。
状態を示す要部平面図である。
１０ 半導体チップ １１ アイランド １２，１２ａ〜１２ｄ リード １３，１３ａ〜１３ｄ ボンディングパッド １４，１４ａ〜１４ｄ ボンディンクワイヤ １５ 粘着テープ １６ アルミニウム配線 １７ 保護膜 １８ 半導体基板
Claims (1)
- 【請求項１】 半導体チップ表面とパッケージのリード
とを接着する手段を用いて前記リードに半導体チップを
固定するとともに前記半導体チップ上に設けられた金属
配線に接続されたボンディグパッドと前記リードとをボ
ンディングワイヤにより電気的に接続した半導体装置に
於いて、少なくとも前記半導体チップの周辺部の前記金
属配線上で前記リードの高さを他の部分より高くした事
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197997A JP2704085B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197997A JP2704085B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645502A JPH0645502A (ja) | 1994-02-18 |
| JP2704085B2 true JP2704085B2 (ja) | 1998-01-26 |
Family
ID=16383798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197997A Expired - Fee Related JP2704085B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704085B2 (ja) |
-
1992
- 1992-07-24 JP JP4197997A patent/JP2704085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645502A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545921A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| US5796162A (en) | Frames locking method for packaging semiconductor chip | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP3415509B2 (ja) | 半導体装置 | |
| JPS5992556A (ja) | 半導体装置 | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JP2704085B2 (ja) | 半導体装置 | |
| JP2826432B2 (ja) | 半導体装置 | |
| JP2680969B2 (ja) | 半導体記憶装置 | |
| JP2000124235A (ja) | 樹脂封止半導体装置 | |
| JP2680974B2 (ja) | 半導体装置 | |
| JP2871987B2 (ja) | 半導体記憶装置 | |
| JP3881658B2 (ja) | 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法 | |
| JPH0621322A (ja) | 半導体記憶装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JPH0778910A (ja) | 半導体装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP3232697B2 (ja) | 樹脂封止型半導体装置 | |
| JP2630299B2 (ja) | 半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JP2780927B2 (ja) | 半導体装置 | |
| KR100475340B1 (ko) | 리드온칩패키지 | |
| US7355275B2 (en) | Chip package and fabricating method thereof | |
| JPS63311731A (ja) | 半導体装置 | |
| JPH03116744A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |
|
| LAPS | Cancellation because of no payment of annual fees |