JPS63310141A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63310141A JPS63310141A JP62146601A JP14660187A JPS63310141A JP S63310141 A JPS63310141 A JP S63310141A JP 62146601 A JP62146601 A JP 62146601A JP 14660187 A JP14660187 A JP 14660187A JP S63310141 A JPS63310141 A JP S63310141A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- protective films
- interface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 230000001681 protective effect Effects 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に樹脂封止形の半導体装
置に関する。
置に関する。
樹脂封止形の半導体装置の用途が拡大するに伴い、その
信頼性の向上がますます要望されてきた。第３図は従来
の半導体装置の一例の断面図である。
信頼性の向上がますます要望されてきた。第３図は従来
の半導体装置の一例の断面図である。
半導体装ＷＱ３は、上面のみが表面保護膜５あて覆われ
た半導体チップ２が金などによりなるバンプ６を介して
フィンガ状のＴＡＢリード３にボンディングされるＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）方式で組立てられ、さらに、再度リードフレーム
に組込んだ後、リードの外部端子を除いて樹脂モールド
され、リード外部端子部以外のリードフレームが切断除
去された樹脂封止形のＤＩＲＩＣである。
た半導体チップ２が金などによりなるバンプ６を介して
フィンガ状のＴＡＢリード３にボンディングされるＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）方式で組立てられ、さらに、再度リードフレーム
に組込んだ後、リードの外部端子を除いて樹脂モールド
され、リード外部端子部以外のリードフレームが切断除
去された樹脂封止形のＤＩＲＩＣである。
表面保護膜５．とじては、例えばシリコン窒化膜又はシ
リコン酸化膜が用いられている。
リコン酸化膜が用いられている。
上述した従来の半導体装置は、主に樹脂部と半導体チッ
プの表面保護膜及び裏面とのそれぞれの密着性の差が大
きく、リードの外部端子部の半田浸し等の実装時におけ
る急激な熱応力が加わる場合に、半導体チップと樹脂部
との界面に剥離が生じるのて耐湿性が低下し易いという
問題があった。
プの表面保護膜及び裏面とのそれぞれの密着性の差が大
きく、リードの外部端子部の半田浸し等の実装時におけ
る急激な熱応力が加わる場合に、半導体チップと樹脂部
との界面に剥離が生じるのて耐湿性が低下し易いという
問題があった。
本発明の目的は、耐湿性などの信頼性のよい半導体装置
を提供することにある。
を提供することにある。
本発明の半導体装置は、ＴＡＢキャリヤ方式によって組
立られた半導体チップが複数のＴＡＢリードを介してリ
ードフレームの対応するリードの内部の先端に接続され
、該リードの外部端子部を除いて前記リード及び半導体
チップを樹脂封止した半導体装置において、前記半導体
チップの上面を覆う保護膜の内の最外側膜の材質が前記
半導体チップの下面を覆う保護膜の内の最外側膜の材質
と同一にして構成されている。
立られた半導体チップが複数のＴＡＢリードを介してリ
ードフレームの対応するリードの内部の先端に接続され
、該リードの外部端子部を除いて前記リード及び半導体
チップを樹脂封止した半導体装置において、前記半導体
チップの上面を覆う保護膜の内の最外側膜の材質が前記
半導体チップの下面を覆う保護膜の内の最外側膜の材質
と同一にして構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図である。
半導体装置Ｑ１は半導体チップ２が裏面保護膜５、を有
する以外は第３図の従来の半導体装置Ｑ３と同一である
。
する以外は第３図の従来の半導体装置Ｑ３と同一である
。
半導体チップ２の裏面には例えば窒化シリコンや二酸化
シリコン等の表面の保護膜５ａと同一材質の裏面保護膜
５ｂを形成しである。
シリコン等の表面の保護膜５ａと同一材質の裏面保護膜
５ｂを形成しである。
従って、半導体チップ２の上面側と下面側のそれぞれの
保護膜と樹脂部４との界面状態が略同−となり、界面で
の密着力が均衡しているので、急激な熱応力による界面
剥離や樹脂クラックが生じにくくなり、耐湿性劣化を防
止できる。
保護膜と樹脂部４との界面状態が略同−となり、界面で
の密着力が均衡しているので、急激な熱応力による界面
剥離や樹脂クラックが生じにくくなり、耐湿性劣化を防
止できる。
第２図は本発明の第２の実施例の断面図である。
半導体装置Ｑ２は、半導体チップ２の表面及び裏面に、
高分子絶縁物による表面コーテイング膜７、及び７ｂが
施されている以外は、第３図の従来の半導体装置Ｑ、と
同一である。
高分子絶縁物による表面コーテイング膜７、及び７ｂが
施されている以外は、第３図の従来の半導体装置Ｑ、と
同一である。
高分子絶縁物は半導体チップ２に対する様々な機械的な
応力を緩和することができる。
応力を緩和することができる。
従って、例えば高度に精製されたゲル状のシリコン樹脂
やポリイミド樹脂を半導体ウェーハ状態又は半導体チッ
プ２のボンディング後に塗布すれば、半導体チップの受
ける応力緩和やα線対策を同時に行なうこともできる。
やポリイミド樹脂を半導体ウェーハ状態又は半導体チッ
プ２のボンディング後に塗布すれば、半導体チップの受
ける応力緩和やα線対策を同時に行なうこともできる。
以上説明したように本発明は、半導体チップをＴＡＢ方
式にてボンディングした後、半導体チップの表面並びに
裏面の最外側の保護膜の材質を同一にして半導体装置の
樹脂部と半導体チップの保護膜と密着力と応力とを均衡
させることにより、耐湿性の秀れた高信頼性を有する樹
脂封止形の半導体装置を得る効果がある。
式にてボンディングした後、半導体チップの表面並びに
裏面の最外側の保護膜の材質を同一にして半導体装置の
樹脂部と半導体チップの保護膜と密着力と応力とを均衡
させることにより、耐湿性の秀れた高信頼性を有する樹
脂封止形の半導体装置を得る効果がある。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来の半導体装置
の一例の断面図である。 １・・・リード、２・・・半導体チップ、３・・・ＴＡ
Ｂリード、４・・・樹脂部、５ａ・・・表面保護膜、５
ｂ・・・裏面保護膜、６・・・バンプ、７．・・・表面
コーテイング膜、７ｂ・・・裏面コーテイング膜、Ｑ１
〜Ｑ３・・・半導体装置。
明の第２の実施例の断面図、第３図は従来の半導体装置
の一例の断面図である。 １・・・リード、２・・・半導体チップ、３・・・ＴＡ
Ｂリード、４・・・樹脂部、５ａ・・・表面保護膜、５
ｂ・・・裏面保護膜、６・・・バンプ、７．・・・表面
コーテイング膜、７ｂ・・・裏面コーテイング膜、Ｑ１
〜Ｑ３・・・半導体装置。
Claims (1)
- ＴＡＢキャリヤ方式によつて組立られた半導体チップが
複数のＴＡＢリードを介してリードフレームの対応する
リードの内部の先端に接続され、該リードの外部端子部
を除いて前記リード及び半導体チップを樹脂封止した半
導体装置において、前記半導体チップの上面を覆う保護
膜の内の最外側膜の材質が前記半導体チップの下面を覆
う保護膜の内の最外側膜の材質と同一であることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146601A JPS63310141A (ja) | 1987-06-11 | 1987-06-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146601A JPS63310141A (ja) | 1987-06-11 | 1987-06-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310141A true JPS63310141A (ja) | 1988-12-19 |
Family
ID=15411414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146601A Pending JPS63310141A (ja) | 1987-06-11 | 1987-06-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63310141A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319242A (en) * | 1992-03-18 | 1994-06-07 | Motorola, Inc. | Semiconductor package having an exposed die surface |
| JP2014143373A (ja) * | 2013-01-25 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6171649A (ja) * | 1984-09-17 | 1986-04-12 | Seiko Instr & Electronics Ltd | Ｉｃパツケ−ジ |
-
1987
- 1987-06-11 JP JP62146601A patent/JPS63310141A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6171649A (ja) * | 1984-09-17 | 1986-04-12 | Seiko Instr & Electronics Ltd | Ｉｃパツケ−ジ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319242A (en) * | 1992-03-18 | 1994-06-07 | Motorola, Inc. | Semiconductor package having an exposed die surface |
| JP2014143373A (ja) * | 2013-01-25 | 2014-08-07 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682065A (en) | Hermetic chip and method of manufacture | |
| JPH0786461A (ja) | 封止半導体チップ・モジュールおよびモジュールを形成する方法 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| TW200822315A (en) | Sensor type semiconductor package and fabrication method thereof | |
| US6271588B1 (en) | Semiconductor device and manufacturing method thereof | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH09172029A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JPS5810841A (ja) | 樹脂封止形半導体装置 | |
| JPS63310141A (ja) | 半導体装置 | |
| KR20010002843A (ko) | 몰드형 웨이퍼 레벨 패키지 | |
| JPH0345542B2 (ja) | ||
| JP2694871B2 (ja) | 半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| JPH03116960A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05326618A (ja) | 半導体装置 | |
| JPH0462948A (ja) | 半導体装置 | |
| JPH05183072A (ja) | 半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH01135052A (ja) | 半導体装置およびその製造方法 | |
| JP2923043B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPS6118157A (ja) | 半導体装置 |