JP2755148B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2755148B2 JP2755148B2 JP5338334A JP33833493A JP2755148B2 JP 2755148 B2 JP2755148 B2 JP 2755148B2 JP 5338334 A JP5338334 A JP 5338334A JP 33833493 A JP33833493 A JP 33833493A JP 2755148 B2 JP2755148 B2 JP 2755148B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- insulating film
- lead frame
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、エポキシ等の樹脂に
より成形封止される半導体装置に関する。
より成形封止される半導体装置に関する。
【０００２】
【従来の技術】半導体集積回路が形成された半導体チッ
プは、通常、パッケージ内に封止された状態で、プリン
ト回路基板上に実装される。この半導体チップのパッケ
ージへの封入方法として、エポキシ等の樹脂により成形
封止する方法がある。この方法によると、リードフレー
ムの中央部分にチップを搭載し、ボンディングした後、
上記樹脂により半導体チップおよびリードフレームを成
形封止する。
プは、通常、パッケージ内に封止された状態で、プリン
ト回路基板上に実装される。この半導体チップのパッケ
ージへの封入方法として、エポキシ等の樹脂により成形
封止する方法がある。この方法によると、リードフレー
ムの中央部分にチップを搭載し、ボンディングした後、
上記樹脂により半導体チップおよびリードフレームを成
形封止する。
【０００３】
【発明が解決しようとする課題】ところで、上述したエ
ポキシは、高誘電率の化学樹脂であり、他の物質との摩
擦が起こると内部に静電気の帯電現象が発生する。この
帯電により、エポキシ内の半導体チップに静電誘導が発
生し、電荷が誘起される。図５は、この時のパッケージ
内の状態を示す概念図である。この図において、半導体
チップ１およびリードフレーム２をモールドしたエポキ
シ樹脂３が、他の物体と接触することによって摩擦さ
れ、正に帯電する。それによって、半導体チップ１内部
に静電誘導が発生し、表面近くに負の電荷が誘起され
る。この状態でリード端子４を他の金属に近付けると、
それらが接触する直前に、半導体チップ１内の電荷が金
属ワイヤ５およびリード端子４を介して放電する。この
現象により、半導体チップ１は、内部で電力が消費され
破壊する。
ポキシは、高誘電率の化学樹脂であり、他の物質との摩
擦が起こると内部に静電気の帯電現象が発生する。この
帯電により、エポキシ内の半導体チップに静電誘導が発
生し、電荷が誘起される。図５は、この時のパッケージ
内の状態を示す概念図である。この図において、半導体
チップ１およびリードフレーム２をモールドしたエポキ
シ樹脂３が、他の物体と接触することによって摩擦さ
れ、正に帯電する。それによって、半導体チップ１内部
に静電誘導が発生し、表面近くに負の電荷が誘起され
る。この状態でリード端子４を他の金属に近付けると、
それらが接触する直前に、半導体チップ１内の電荷が金
属ワイヤ５およびリード端子４を介して放電する。この
現象により、半導体チップ１は、内部で電力が消費され
破壊する。
【０００４】上述したような問題を解決するために、パ
ッケージの摩擦による帯電を軽減する半導体装置が考え
られている。その１つとして、図６に示す半導体装置で
は、摩擦が起こる面積を減少させるために、エポキシ樹
脂３の表面に凹凸が設けられている。あるいは、半導体
チップ内部の電荷が放電するときに発生する電力を効率
的に消費することにより、半導体チップの破壊を防ぐよ
うに、保護回路が設けられた半導体装置も考えられてい
る。しかしながら、これらの半導体装置は、半導体チッ
プの破壊を軽減することはできるが、防止することはで
きないという問題があった。
ッケージの摩擦による帯電を軽減する半導体装置が考え
られている。その１つとして、図６に示す半導体装置で
は、摩擦が起こる面積を減少させるために、エポキシ樹
脂３の表面に凹凸が設けられている。あるいは、半導体
チップ内部の電荷が放電するときに発生する電力を効率
的に消費することにより、半導体チップの破壊を防ぐよ
うに、保護回路が設けられた半導体装置も考えられてい
る。しかしながら、これらの半導体装置は、半導体チッ
プの破壊を軽減することはできるが、防止することはで
きないという問題があった。
【０００５】この発明は、このような背景の下になされ
たもので、パッケージの摩擦による帯電から生じる静電
破壊を防止することができる半導体装置を提供すること
を目的とする。
たもので、パッケージの摩擦による帯電から生じる静電
破壊を防止することができる半導体装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】この発明による半導体装
置は、集積回路が形成された半導体チップが導電性のリ
ードフレームの搭載部に搭載され、前記半導体チップお
よび前記リードフレームが樹脂によって成形封止されて
なる半導体装置において、前記集積回路の上面全体に形
成され、前記集積回路の上面を電気的に絶縁する第一の
絶縁膜と、この第一の絶縁膜の上面全体に形成された導
電膜と、この導電膜の上面全体に形成された第二の絶縁
膜と、この第二の絶縁膜が部分的に除去された前記導電
膜露出部と前記リードフレームの搭載部とを電気的に接
続する電気的接続手段とを具備することを特徴とする。
置は、集積回路が形成された半導体チップが導電性のリ
ードフレームの搭載部に搭載され、前記半導体チップお
よび前記リードフレームが樹脂によって成形封止されて
なる半導体装置において、前記集積回路の上面全体に形
成され、前記集積回路の上面を電気的に絶縁する第一の
絶縁膜と、この第一の絶縁膜の上面全体に形成された導
電膜と、この導電膜の上面全体に形成された第二の絶縁
膜と、この第二の絶縁膜が部分的に除去された前記導電
膜露出部と前記リードフレームの搭載部とを電気的に接
続する電気的接続手段とを具備することを特徴とする。
【０００７】
【作用】上記構成によれば、樹脂が摩擦により帯電する
と、導電性の層とリードフレームとの内部に静電誘導が
発生し、電荷が誘起される。この時、半導体チップの集
積回路は、電気的に接続された導電性の層とリードフレ
ームの搭載部とに挟まれているため、樹脂の帯電の影響
を受けることなく、電荷は誘起されない。
と、導電性の層とリードフレームとの内部に静電誘導が
発生し、電荷が誘起される。この時、半導体チップの集
積回路は、電気的に接続された導電性の層とリードフレ
ームの搭載部とに挟まれているため、樹脂の帯電の影響
を受けることなく、電荷は誘起されない。
【０００８】
【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図１はこの発明の一実施例による半
導体装置の構成を示す図である。この図の示すように、
半導体装置２０には、半導体集積回路の機能を有する部
分である機能部３０、すなわち、基板６、拡散層７、素
子分離絶縁膜８、層間絶縁膜９、配線金属１０（電気的
接続手段）、および半導体集積回路の上面を電気的に絶
縁する絶縁膜である保護膜１１（第一の絶縁膜）が形成
されており、その保護膜１１の全面に、金属層１２（導
電膜）が形成されている。そして、その金属層１２の全
面に、電気的に絶縁するための絶縁膜であるガラス層１
３（第二の絶縁膜）が形成されている。なお、金属層１
２の代わりに導電性ポリイミド等を導電層として用いて
もよい。
について説明する。図１はこの発明の一実施例による半
導体装置の構成を示す図である。この図の示すように、
半導体装置２０には、半導体集積回路の機能を有する部
分である機能部３０、すなわち、基板６、拡散層７、素
子分離絶縁膜８、層間絶縁膜９、配線金属１０（電気的
接続手段）、および半導体集積回路の上面を電気的に絶
縁する絶縁膜である保護膜１１（第一の絶縁膜）が形成
されており、その保護膜１１の全面に、金属層１２（導
電膜）が形成されている。そして、その金属層１２の全
面に、電気的に絶縁するための絶縁膜であるガラス層１
３（第二の絶縁膜）が形成されている。なお、金属層１
２の代わりに導電性ポリイミド等を導電層として用いて
もよい。
【０００９】図２は、図１に示す半導体チップ２０をパ
ッケージＰに搭載した様子を示す平面図である。この図
に示すパッケージＰにおいては、半導体チップ２０と、
半導体チップ２０が搭載されるリードフレームの金属ス
テージ１４と、この金属ステージ１４を支持するために
該金属ステージ１４の一部を伸長したサポートバー１
５，１５とが、エポキシ樹脂３によってモールドされて
いる。また、このパッケージＰの両側面には、各々複数
個のリード端子４，４，…が形成されており、半導体チ
ップ２０の上面に形成されている複数個のパッド１６
ａ，１６ａ，…の各々と、金属ワイヤ５によって接続さ
れている。以上のような構成は、従来の半導体装置の製
造方法によって、形成される。更に、半導体チップ２０
の上面には、２個のパッド１６ｂ，１６ｂが形成されて
おり、このパッド１６ｂ，１６ｂとサポートバー１５，
１５とが、金属ワイヤ５によって接続されている。
ッケージＰに搭載した様子を示す平面図である。この図
に示すパッケージＰにおいては、半導体チップ２０と、
半導体チップ２０が搭載されるリードフレームの金属ス
テージ１４と、この金属ステージ１４を支持するために
該金属ステージ１４の一部を伸長したサポートバー１
５，１５とが、エポキシ樹脂３によってモールドされて
いる。また、このパッケージＰの両側面には、各々複数
個のリード端子４，４，…が形成されており、半導体チ
ップ２０の上面に形成されている複数個のパッド１６
ａ，１６ａ，…の各々と、金属ワイヤ５によって接続さ
れている。以上のような構成は、従来の半導体装置の製
造方法によって、形成される。更に、半導体チップ２０
の上面には、２個のパッド１６ｂ，１６ｂが形成されて
おり、このパッド１６ｂ，１６ｂとサポートバー１５，
１５とが、金属ワイヤ５によって接続されている。
【００１０】図３（ａ）は、図２におけるＡ−Ａ’線断
面図であり、図３（ｂ）は、Ｂ−Ｂ’線断面図である。
図３（ａ）に示すように、半導体チップ２０は、パッド
１６ｂ，１６ｂの部分に対応するガラス層１３が除去さ
れ、金属層１２が露出している。そして、金属ワイヤ５
の一端が上記露出した金属層１２に接続され、他端がサ
ポートバー１５，１５に接続されることにより、金属層
１２とサポートバー１５，１５とが電気的に接続されて
いる。一方、図３（ｂ）に示すように、パッド１６ａ，
１６ａの部分に対応するガラス層１３、金属層１２、お
よび保護膜１１が除去され、金属ワイヤ５，５の一端が
接続されることにより、電極が取り出されるようになっ
ている。
面図であり、図３（ｂ）は、Ｂ−Ｂ’線断面図である。
図３（ａ）に示すように、半導体チップ２０は、パッド
１６ｂ，１６ｂの部分に対応するガラス層１３が除去さ
れ、金属層１２が露出している。そして、金属ワイヤ５
の一端が上記露出した金属層１２に接続され、他端がサ
ポートバー１５，１５に接続されることにより、金属層
１２とサポートバー１５，１５とが電気的に接続されて
いる。一方、図３（ｂ）に示すように、パッド１６ａ，
１６ａの部分に対応するガラス層１３、金属層１２、お
よび保護膜１１が除去され、金属ワイヤ５，５の一端が
接続されることにより、電極が取り出されるようになっ
ている。
【００１１】図４は、上述した半導体チップ２０がモー
ルドされたパッケージＰの電気的な状態を示す概念図で
ある。この図に示すように、他の物質との摩擦により、
エポキシ樹脂３が正に帯電すると、金属層１２および金
属ステージ１４に静電誘導が発生する。そして、金属層
１２の上面、および金属ステージ１４の下面に、負の電
荷が誘起される。ここで、金属層１２と金属ステージ１
４とは金属ワイヤ５によって電気的に接続されているた
め、それらの内側に配置された半導体チップ２０の機能
部３０は、その外側の電界の影響を受けない。従って、
エポキシ樹脂３が帯電しても、機能部３０に電荷は誘起
されず、リード端子４を他の金属に近づけても機能部３
０内には放電電流は流れない。
ルドされたパッケージＰの電気的な状態を示す概念図で
ある。この図に示すように、他の物質との摩擦により、
エポキシ樹脂３が正に帯電すると、金属層１２および金
属ステージ１４に静電誘導が発生する。そして、金属層
１２の上面、および金属ステージ１４の下面に、負の電
荷が誘起される。ここで、金属層１２と金属ステージ１
４とは金属ワイヤ５によって電気的に接続されているた
め、それらの内側に配置された半導体チップ２０の機能
部３０は、その外側の電界の影響を受けない。従って、
エポキシ樹脂３が帯電しても、機能部３０に電荷は誘起
されず、リード端子４を他の金属に近づけても機能部３
０内には放電電流は流れない。
【００１２】
【発明の効果】以上説明したように、この発明による半
導体装置は、集積回路が形成された半導体チップが導電
性のリードフレームの搭載部に搭載され、前記半導体チ
ップおよび前記リードフレームが樹脂によって成形封止
されてなる半導体装置において、前記集積回路の上面全
体に形成され、前記集積回路の上面を電気的に絶縁する
第一の絶縁膜と、この第一の絶縁膜の上面全体に形成さ
れた導電膜と、この導電膜の上面全体に形成された第二
の絶縁膜と、この第二の絶縁膜が部分的に除去された前
記導電膜露出部と前記リードフレームの搭載部とを電気
的に接続する電気的接続手段とを具備したので、樹脂が
摩擦により帯電しても、半導体チップの集積回路は、電
気的接続手段により電気的に接続された導電膜と導電性
のリードフレームとに挟まれているため、樹脂の帯電の
影響を受けることなく、電荷は誘起されない。そのた
め、この電荷が放電されることにより半導体チップ内で
電力が消費され、半導体チップが破壊される、といった
静電破壊の発生を防止することができるという効果があ
る。
導体装置は、集積回路が形成された半導体チップが導電
性のリードフレームの搭載部に搭載され、前記半導体チ
ップおよび前記リードフレームが樹脂によって成形封止
されてなる半導体装置において、前記集積回路の上面全
体に形成され、前記集積回路の上面を電気的に絶縁する
第一の絶縁膜と、この第一の絶縁膜の上面全体に形成さ
れた導電膜と、この導電膜の上面全体に形成された第二
の絶縁膜と、この第二の絶縁膜が部分的に除去された前
記導電膜露出部と前記リードフレームの搭載部とを電気
的に接続する電気的接続手段とを具備したので、樹脂が
摩擦により帯電しても、半導体チップの集積回路は、電
気的接続手段により電気的に接続された導電膜と導電性
のリードフレームとに挟まれているため、樹脂の帯電の
影響を受けることなく、電荷は誘起されない。そのた
め、この電荷が放電されることにより半導体チップ内で
電力が消費され、半導体チップが破壊される、といった
静電破壊の発生を防止することができるという効果があ
る。
【図１】 この発明の一実施例による半導体装置におけ
る半導体チップ２０の構成を示す断面図である。
る半導体チップ２０の構成を示す断面図である。
【図２】 同実施例による半導体装置の平面図である。
【図３】 同実施例による半導体装置の断面図である。
【図４】 同実施例による半導体装置のパッケージＰ内
部の電気的な状態を示す概念図である。
部の電気的な状態を示す概念図である。
【図５】 従来の半導体装置のパッケージＰ内部の電気
的な状態を示す概念図である。
的な状態を示す概念図である。
【図６】 従来の半導体装置のエポキシ樹脂３の一例を
示す概念図である。
示す概念図である。
３……エポキシ樹脂、４……リード端子、５……金属ワ
イヤ（電気的接続手段）、１１……保護膜（第一の絶縁
膜）、１２……金属層（導電膜）、１３……ガラス層
（第二の絶縁層）、１４……金属ステージ、１５……サ
ポートバー、１６ａ，１６ｂ……パッド
イヤ（電気的接続手段）、１１……保護膜（第一の絶縁
膜）、１２……金属層（導電膜）、１３……ガラス層
（第二の絶縁層）、１４……金属ステージ、１５……サ
ポートバー、１６ａ，１６ｂ……パッド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 - 23/30 H01L 21/56
Claims (1)
- 【請求項１】 集積回路が形成された半導体チップが導
電性のリードフレームの搭載部に搭載され、前記半導体
チップおよび前記リードフレームが樹脂によって成形封
止されてなる半導体装置において、 前記集積回路の上面全体に形成され、前記集積回路の上
面を電気的に絶縁する第一の絶縁膜と、 この第一の絶縁膜の上面全体に形成された導電膜と、 この導電膜の上面全体に形成された第二の絶縁膜と、 この第二の絶縁膜が部分的に除去された前記導電膜露出
部と前記リードフレームの搭載部とを電気的に接続する
電気的接続手段と、 を具備することを 特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338334A JP2755148B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置 |
| TW83111810A TW248611B (en) | 1993-12-28 | 1994-12-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338334A JP2755148B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202077A JPH07202077A (ja) | 1995-08-04 |
| JP2755148B2 true JP2755148B2 (ja) | 1998-05-20 |
Family
ID=18317178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5338334A Expired - Fee Related JP2755148B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2755148B2 (ja) |
| TW (1) | TW248611B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261010A (ja) * | 1998-03-13 | 1999-09-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210646A (en) * | 1981-06-19 | 1982-12-24 | Seiko Epson Corp | Resin-sealed semiconductor device |
-
1993
- 1993-12-28 JP JP5338334A patent/JP2755148B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-17 TW TW83111810A patent/TW248611B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW248611B (en) | 1995-06-01 |
| JPH07202077A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| US6538319B2 (en) | Semiconductor device | |
| US6610923B1 (en) | Multi-chip module utilizing leadframe | |
| EP0788161A3 (en) | Microelectronic device with thin film electrostatic discharge protection structure | |
| US6246566B1 (en) | Electrostatic discharge protection package and method | |
| US7473852B2 (en) | Printed-circuit board and circuit unit incorporating the circuit board | |
| KR100271992B1 (ko) | 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 | |
| JP2010011736A (ja) | 電池保護装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| JP2755148B2 (ja) | 半導体装置 | |
| JP3993336B2 (ja) | 充電電池の保護回路モジュール | |
| TW558863B (en) | Circuit module for protecting a charged battery and method for manufacturing the same | |
| KR20010090492A (ko) | 반도체 장치 기판 및 반도체 장치의 제조 방법 | |
| US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| EP0527033B1 (en) | Semiconductor module | |
| US7129578B2 (en) | Substrate for semiconductor device, manufacturing method thereof, semiconductor device, and frame main body | |
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH07335818A (ja) | 半導体装置 | |
| JPH0590333A (ja) | フイルム実装型半導体装置 | |
| JPH1070189A (ja) | 半導体装置 | |
| KR0177394B1 (ko) | 반도체 소자의 입력부 | |
| JPS59193054A (ja) | 半導体装置 | |
| JPS61114564A (ja) | 静電破壊防止機構付きｉｃパツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |