JPS61114564A - 静電破壊防止機構付きｉｃパツケ−ジ - Google Patents
静電破壊防止機構付きｉｃパツケ−ジInfo
- Publication number
- JPS61114564A JPS61114564A JP59236338A JP23633884A JPS61114564A JP S61114564 A JPS61114564 A JP S61114564A JP 59236338 A JP59236338 A JP 59236338A JP 23633884 A JP23633884 A JP 23633884A JP S61114564 A JPS61114564 A JP S61114564A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- electrostatic breakdown
- package body
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、静電破壊防止機構付きＩＣパッケージに関す
るものである。
るものである。
従来の技術
ＴＣ（半導体集積回路）は１通常、湿気等の雰囲気の影
響を遮断するため、セラミック、アルミナ、プラスチッ
ク等の電気絶縁性パッケージ内に気密封止されたり、電
気絶縁性の樹脂でモールドされたりする。
響を遮断するため、セラミック、アルミナ、プラスチッ
ク等の電気絶縁性パッケージ内に気密封止されたり、電
気絶縁性の樹脂でモールドされたりする。
第３図は、従来の典型的なりＩＰ形ＴＣパッケージにＩ
Ｃチップを搭載して結線した状態を例示する部分切り取
り平面図である。所定個数の電極端子２ａ、２ｂ、２ｃ
・・・２ｎを備えたセラミック等の電気絶縁性パッケー
ジ本体】内にＩＣチップ３を搭載し、このＴＣチップ３
内の所定箇所と電極端子間を熱圧着の容易な金線等の電
線４ａ。
Ｃチップを搭載して結線した状態を例示する部分切り取
り平面図である。所定個数の電極端子２ａ、２ｂ、２ｃ
・・・２ｎを備えたセラミック等の電気絶縁性パッケー
ジ本体】内にＩＣチップ３を搭載し、このＴＣチップ３
内の所定箇所と電極端子間を熱圧着の容易な金線等の電
線４ａ。
４ｂ、４ｃ・・・４ｎを用いて接続している。
発明が解決しようとする問題点
上述のような電気絶縁性の【Ｃパッケージの本体は、製
造工程におけるゴム等電気絶縁性のベルトコンベヤによ
る移送や、ゴム等電気絶縁性の転写ローラーによる製品
名の印刷等の際に、摩擦静電気によって数千ボルトもの
高圧に帯電する場合がある。パッケージ本体の表面に溜
まった電荷は。
造工程におけるゴム等電気絶縁性のベルトコンベヤによ
る移送や、ゴム等電気絶縁性の転写ローラーによる製品
名の印刷等の際に、摩擦静電気によって数千ボルトもの
高圧に帯電する場合がある。パッケージ本体の表面に溜
まった電荷は。
パッケージ本体や電極端子が各種装置の金属部分や人体
等に接触した際に放電する。この放電がパッケージ本体
の表面を経て行われる場合にはさほどの不都合はないが
、この種放電路は低抵抗のＩＣチップ内を経て形成され
ることが多く、この場合にはＩＣチップの静電破壊の問
題が生じる。
等に接触した際に放電する。この放電がパッケージ本体
の表面を経て行われる場合にはさほどの不都合はないが
、この種放電路は低抵抗のＩＣチップ内を経て形成され
ることが多く、この場合にはＩＣチップの静電破壊の問
題が生じる。
第４図は、上記ＩＣチップ内を経て形成される放電経路
の一例を示す部分切り取り斜視図である。
の一例を示す部分切り取り斜視図である。
パッケージ本体の上面に溜まっていた電荷Ｑが。
外側電極端子２ｆの装置金属部分への接触時に。
電極端子２８．ＩＣチップ内のｐｎ接合及び電極端子２
ｆを経て放電し、上記ｐｎ接合を破壊する場合を例示し
ている。
ｆを経て放電し、上記ｐｎ接合を破壊する場合を例示し
ている。
最近、ＩＣを構成するトランジスタやダイオード等が小
型化してｐｎ接合の逆耐圧や耐破壊電力が低下するにつ
れて、上記静電破壊の問題がますます深刻になっている
。このような静電破壊現象の詳細については１例えば１
日経エレクトロニクス ｎ ｏ 、３４１ （１９８
４年４−２３）に掲載された“ＩＣパッケージに帯電し
た静電気がＩＣを破壊”と題する福田等の論文を参照さ
れたい。
型化してｐｎ接合の逆耐圧や耐破壊電力が低下するにつ
れて、上記静電破壊の問題がますます深刻になっている
。このような静電破壊現象の詳細については１例えば１
日経エレクトロニクス ｎ ｏ 、３４１ （１９８
４年４−２３）に掲載された“ＩＣパッケージに帯電し
た静電気がＩＣを破壊”と題する福田等の論文を参照さ
れたい。
発明の構成
問題点を解決するための手段
上記従来技術の問題点を解決する本発明は、電気絶縁性
のパッケージ本体の表面に形成された導電性被覆と、こ
の導電性被覆に連なる電極端子を備えることにより、Ｉ
Ｃチップ内を経由する放電路の形成を防止し、ＩＣチッ
プの放電破壊を防［ヒするように構成されている。
のパッケージ本体の表面に形成された導電性被覆と、こ
の導電性被覆に連なる電極端子を備えることにより、Ｉ
Ｃチップ内を経由する放電路の形成を防止し、ＩＣチッ
プの放電破壊を防［ヒするように構成されている。
以下２本発明の作用を実施例によって詳細に説明する。
実施例
第１図は２本発明の一実施例の静電破壊防止機構付きＩ
Ｃパッケージの構成を示す斜視図である。
Ｃパッケージの構成を示す斜視図である。
このＩＣパッケージは、セラミック、アルミナ。
プラスチック等の電気絶縁性のパッケージ本体ｌと、こ
のパッケージ本体１の内部に搭載されたＩＣチップの所
定箇所に信号や電源電圧を供給する電極端子２ａ、２ｂ
、’２ｃ・・・２ｎを調走たＤ■Ｐ形パッケージである
。電気絶縁性パッケージ１の上面の周辺部には、薄い金
属膜５が形成されている。この金属膜５は、パッケージ
本体１の四隅に形成された４本の静電破壊防止用電極端
子６Ａ、６Ｂ、６Ｇ及び６Ｄに電気的に接続されている
。なお、このＩＣパッケージは、左右対称に構成されて
おり、電極端子２ｇ〜２ｎと静電破壊防止用電極端子６
Ｃは本体のかげになっている。
のパッケージ本体１の内部に搭載されたＩＣチップの所
定箇所に信号や電源電圧を供給する電極端子２ａ、２ｂ
、’２ｃ・・・２ｎを調走たＤ■Ｐ形パッケージである
。電気絶縁性パッケージ１の上面の周辺部には、薄い金
属膜５が形成されている。この金属膜５は、パッケージ
本体１の四隅に形成された４本の静電破壊防止用電極端
子６Ａ、６Ｂ、６Ｇ及び６Ｄに電気的に接続されている
。なお、このＩＣパッケージは、左右対称に構成されて
おり、電極端子２ｇ〜２ｎと静電破壊防止用電極端子６
Ｃは本体のかげになっている。
パッケージ本体１に形成された全ての電極端子のうち、
四隅の電極端子６Ａ〜６Ｄが装置の金属部分等に最も接
触し易い。例えば、第１図に示すように、パッケージ本
体１の上面への製品名の印刷の際に電荷Ｑが発生し、こ
の後静電破壊防止用電極端子６Ｂが移送装置等の金属部
分に接触したとすれば、上記電荷Ｑは図中の点線で示す
ように。
四隅の電極端子６Ａ〜６Ｄが装置の金属部分等に最も接
触し易い。例えば、第１図に示すように、パッケージ本
体１の上面への製品名の印刷の際に電荷Ｑが発生し、こ
の後静電破壊防止用電極端子６Ｂが移送装置等の金属部
分に接触したとすれば、上記電荷Ｑは図中の点線で示す
ように。
金属膜５を経て放電する。この結果、ＩＣチップを経由
する放電路の形成が生じにくくなり、従って静電破壊が
より生じにくくなる。
する放電路の形成が生じにくくなり、従って静電破壊が
より生じにくくなる。
金属膜５は、パッケージ本体の製造時に、真空蒸着、無
電解メッキ等適宜な方法により形成される。あるいは、
金属膜の代りに、金属粒子を含有する導電性ペーストや
導電性有機材料を印刷や吹き付は等の適宜な方法により
塗布してもよい。金属膜の代りになるものは、その電気
抵抗がパッケージ材料のそれよりも小さいものでありさ
えすれば、適宜なものでよい。
電解メッキ等適宜な方法により形成される。あるいは、
金属膜の代りに、金属粒子を含有する導電性ペーストや
導電性有機材料を印刷や吹き付は等の適宜な方法により
塗布してもよい。金属膜の代りになるものは、その電気
抵抗がパッケージ材料のそれよりも小さいものでありさ
えすれば、適宜なものでよい。
第２図は２本発明の他の実施例の静電破壊防止機構付き
ＩＣパッケージの構成を示す斜視図である。
ＩＣパッケージの構成を示す斜視図である。
このＩＣパッケージは、第１図のものと基本的には同様
の構成であるが、以下の２点が異なる。
の構成であるが、以下の２点が異なる。
第１点は、パッケージ本体ｌの表面に形成される金属膜
が、ＩＣチップに信号や電源電圧を供給するための電極
端子２ａ〜２ｎを囲む閉空間を形成している点である。
が、ＩＣチップに信号や電源電圧を供給するための電極
端子２ａ〜２ｎを囲む閉空間を形成している点である。
この結果、上記電極端子２ａ〜２ｎを経由する放電路の
形成が、最小の金属膜面積によって有効に防止される。
形成が、最小の金属膜面積によって有効に防止される。
第２点は、四隅の静電破壊防止用電極端子６Ａ〜６Ｄが
、ＩＣチップに信号や電源電圧を供給するための電極端
子２ａ〜２ｎに比べて、パッケージ本体の側面からより
遠くに突出すると共に、端子の長さも大きくなっている
。この結果、パッケージ本体１に形成された全ての電極
端子のうち。
、ＩＣチップに信号や電源電圧を供給するための電極端
子２ａ〜２ｎに比べて、パッケージ本体の側面からより
遠くに突出すると共に、端子の長さも大きくなっている
。この結果、パッケージ本体１に形成された全ての電極
端子のうち。
四隅の電極端子６Ａ〜６Ｄが対応付けのものよりも装置
の金属部分や人体等に接触し易くなっている。
の金属部分や人体等に接触し易くなっている。
以上、静電破壊防止用を極端子をパッケージ本体の４隅
に設ける構成を例示したが、これ以外の適宜な箇所に設
置してもよく、また本数も適宜でよい。
に設ける構成を例示したが、これ以外の適宜な箇所に設
置してもよく、また本数も適宜でよい。
静電破壊防止用電極端子は９例えば、プリント基板等に
搭載されたソケットのアース端子内に挿入される。この
際、上記ソケット側にアース端子が用意されていない静
電破壊防止用電極端子については、これらをニッパで切
り取ったり、ハンダ付けを解°除すること等によりパッ
ケージ本体から除去する構成としてもよい。ソケット側
のアース端子と接続された静電破壊防止用電極端子と金
属膜５は、ＩＣパッケージの動作中に生じるおそれのあ
る静電破壊を防止する。また、プリント基板への装着後
においては静電気の発生の危険が小さいと考えられるの
で、プリント基板への装着時に全ての静電破壊防止用端
子をパッケージ本体から除去してしまってもよい。
搭載されたソケットのアース端子内に挿入される。この
際、上記ソケット側にアース端子が用意されていない静
電破壊防止用電極端子については、これらをニッパで切
り取ったり、ハンダ付けを解°除すること等によりパッ
ケージ本体から除去する構成としてもよい。ソケット側
のアース端子と接続された静電破壊防止用電極端子と金
属膜５は、ＩＣパッケージの動作中に生じるおそれのあ
る静電破壊を防止する。また、プリント基板への装着後
においては静電気の発生の危険が小さいと考えられるの
で、プリント基板への装着時に全ての静電破壊防止用端
子をパッケージ本体から除去してしまってもよい。
以上、ＤＩＰ形のパッケージの場合を例示したが、フラ
ットバック形やＴＡＢ形等他のパッケージ形式にも本発
明を適用できる。
ットバック形やＴＡＢ形等他のパッケージ形式にも本発
明を適用できる。
発明の効果
以上詳細に説明したように１本発明の静電破壊防止機構
付きＩＣパッケージは、電気絶縁性のパッケージ本体の
表面に形成された導電性被覆と。
付きＩＣパッケージは、電気絶縁性のパッケージ本体の
表面に形成された導電性被覆と。
この導電性被覆に連なる電極端子を備える構成であるか
ら、ＩＣチップ内を経由する放電路が形成されにくくな
り、従ってＩＣチップの静電破壊が生じにくくなるとい
う効果が奏される。
ら、ＩＣチップ内を経由する放電路が形成されにくくな
り、従ってＩＣチップの静電破壊が生じにくくなるとい
う効果が奏される。
第１図は本発明の一実施例の斜視図、第２図は本発明の
他の実施例の斜視図、第３図は従来のＩＣパッケージの
部分切り取り平面図、第４図は従来のＩＣパッケージに
おける放電経路の形成を例示する部分切り取り斜視図で
ある。 １・・電気絶縁性のＩＣパッケージ本体、２ａ。 ２ｂ、２ｃ・・・・パッケージ本体１内に搭載されたＩ
Ｃチップに信号や電源電圧を供給する電極端子、５・・
金属膜、６Ａ、６Ｂ・・６Ｄ・・静電破壊防止用電極端
子。
他の実施例の斜視図、第３図は従来のＩＣパッケージの
部分切り取り平面図、第４図は従来のＩＣパッケージに
おける放電経路の形成を例示する部分切り取り斜視図で
ある。 １・・電気絶縁性のＩＣパッケージ本体、２ａ。 ２ｂ、２ｃ・・・・パッケージ本体１内に搭載されたＩ
Ｃチップに信号や電源電圧を供給する電極端子、５・・
金属膜、６Ａ、６Ｂ・・６Ｄ・・静電破壊防止用電極端
子。
Claims (1)
- 【特許請求の範囲】 電気絶縁性のパッケージ本体と、該パッケージ本体内
に搭載されたＩＣチップに連なる電極端子を有するＩＣ
パッケージにおいて、 前記電気絶縁性のパッケージ本体の表面に形成された導
電性被覆と、該導電性被覆に連なる電極端子を備えたこ
とを特徴とする静電破壊防止機構付きＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236338A JPS61114564A (ja) | 1984-11-09 | 1984-11-09 | 静電破壊防止機構付きｉｃパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236338A JPS61114564A (ja) | 1984-11-09 | 1984-11-09 | 静電破壊防止機構付きｉｃパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61114564A true JPS61114564A (ja) | 1986-06-02 |
Family
ID=16999324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236338A Pending JPS61114564A (ja) | 1984-11-09 | 1984-11-09 | 静電破壊防止機構付きｉｃパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61114564A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0414316A2 (de) * | 1989-08-24 | 1991-02-27 | Philips Patentverwaltung GmbH | Integrierte Schaltung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122759A (ja) * | 1982-01-14 | 1983-07-21 | Fujitsu Ltd | 半導体装置 |
-
1984
- 1984-11-09 JP JP59236338A patent/JPS61114564A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122759A (ja) * | 1982-01-14 | 1983-07-21 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0414316A2 (de) * | 1989-08-24 | 1991-02-27 | Philips Patentverwaltung GmbH | Integrierte Schaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8310064B2 (en) | Semiconductor devices including voltage switchable materials for over-voltage protection | |
| US6610923B1 (en) | Multi-chip module utilizing leadframe | |
| EP0788161A3 (en) | Microelectronic device with thin film electrostatic discharge protection structure | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| MY120575A (en) | Semiconductor device and method of manufacturing same | |
| US4949220A (en) | Hybrid IC with heat sink | |
| US4677520A (en) | Static charge protector for integrated circuits | |
| US5365405A (en) | Multi-chip module | |
| JPS61114564A (ja) | 静電破壊防止機構付きｉｃパツケ−ジ | |
| US6323599B1 (en) | Vertical spark gap for microelectric circuits | |
| US7250659B2 (en) | Semiconductor component with ESD protection | |
| US6143586A (en) | Electrostatic protected substrate | |
| JPS5852346B2 (ja) | 半導体装置 | |
| CA2017080A1 (en) | Semiconductor device package structure | |
| JPH06163744A (ja) | Ｉｃパッケージ及びプリント基板 | |
| JP2755148B2 (ja) | 半導体装置 | |
| JPH0121566Y2 (ja) | ||
| JPH0590333A (ja) | フイルム実装型半導体装置 | |
| JPS613440A (ja) | プラグインパツケ−ジ | |
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 | |
| JPH01108751A (ja) | 集積回路装置 | |
| JPH02119171A (ja) | 半導体集積回路装置 | |
| JPS61180470A (ja) | 半導体集積回路装置 | |
| JPH04312967A (ja) | 半導体装置 | |
| US20010052632A1 (en) | Semiconductor package with an electrical static discharge resistor |