JPH04312967A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04312967A JPH04312967A JP2313390A JP31339090A JPH04312967A JP H04312967 A JPH04312967 A JP H04312967A JP 2313390 A JP2313390 A JP 2313390A JP 31339090 A JP31339090 A JP 31339090A JP H04312967 A JPH04312967 A JP H04312967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diode
- input
- substrate
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ等に用いられている半導体装置に
関する。より詳しくは、絶縁膜を介して設けられた半導
体薄膜（ＳＯＩ…Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａ
ｔｏｒ）に形成された半導体装置に関する。
関する。より詳しくは、絶縁膜を介して設けられた半導
体薄膜（ＳＯＩ…Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａ
ｔｏｒ）に形成された半導体装置に関する。
半導体集積回路において、外部から電気的接触する入出
力端子の静電耐圧が高いことが必要である。
力端子の静電耐圧が高いことが必要である。
従来、ＳＯＩ基板を用いた半導体集積回路の入出力端子
の場合、静電耐圧を高くするために第２図のような構成
の保護回路を設けている。即ち、入出力端子ＶＩＨに対
して、電源電圧ＶＤＤ及び接地レベルＶＳＳとの間に各
々ダイオードを設けられている。具体的には、Ｎ＋シリ
コン領域３とＰ型シリコン領域４とＰ＋シリコン領域５
とからなるダイオードを形成し、これに隣接してＮ＋型
シリコン領域６とＰ型シリコン領域７とＰ＋型シリコン
領域８とからなるダイオードを形成している。この各々
のダイオードは他の集積回路とともにシリコン基板１の
上に絶縁膜２を介して形成されている。
の場合、静電耐圧を高くするために第２図のような構成
の保護回路を設けている。即ち、入出力端子ＶＩＨに対
して、電源電圧ＶＤＤ及び接地レベルＶＳＳとの間に各
々ダイオードを設けられている。具体的には、Ｎ＋シリ
コン領域３とＰ型シリコン領域４とＰ＋シリコン領域５
とからなるダイオードを形成し、これに隣接してＮ＋型
シリコン領域６とＰ型シリコン領域７とＰ＋型シリコン
領域８とからなるダイオードを形成している。この各々
のダイオードは他の集積回路とともにシリコン基板１の
上に絶縁膜２を介して形成されている。
従来のＳＯＩ基板を用いた半導体装置においては、その
入出力端子の保護回路に用いられているダイオードは、
ＰＮ接合ダイオードである。この場合、ダイオードが薄
膜に形成されているためにダイオード接合面積が小さい
。これは、不純物領域の厚さがその薄膜と同じ深さであ
るからである。
入出力端子の保護回路に用いられているダイオードは、
ＰＮ接合ダイオードである。この場合、ダイオードが薄
膜に形成されているためにダイオード接合面積が小さい
。これは、不純物領域の厚さがその薄膜と同じ深さであ
るからである。
このため、静電耐圧を高くすることが難しかった。
上述した従来の問題点を鑑み、本発明は、ＳＯＩ基板を
用いた半導体装置において、静電耐圧の高い保護回路を
持った半導体装置を提供することを目的としている。
用いた半導体装置において、静電耐圧の高い保護回路を
持った半導体装置を提供することを目的としている。
上述した目的を達成するために、入出力端子に接続され
ている保護回路のダイオードとして、ショットキーダイ
オードを用いることにより、接合面積を平面に転換する
ことにより、静電耐圧を大きくするものである。
ている保護回路のダイオードとして、ショットキーダイ
オードを用いることにより、接合面積を平面に転換する
ことにより、静電耐圧を大きくするものである。
以下図面を参照して本発明の半導体装置の実施例を詳細
に説明する。第１図は、本発明の半導体装置にかかる半
導体装置の断面図である。基板１の上に絶縁膜２を介し
て集積回路が形成されている。第１図は、入出力端子の
保護回路部分の断面図である。Ｎ型シリコン膜４とアル
ミ膜５とによりショツトキーダイオードを形成している
。Ｎ型シリコン膜７とアルミ膜８との間にもショットキ
ーダイオードが成形されている。一方のショットキーダ
イオードのＮ型領域３に電源電圧ＶＤＤを別のショット
キーダイオードのアルミ膜８をグランドＶＳＳに接続し
、各々のショツトキーダイオードのアルミ膜５とＮ型シ
リコン膜６に入出力信号を入れる。基板１はシリコン基
板でもよいし、ガラム基板、石英基板あるいはアルミナ
基板でも可能である。絶縁膜２としては、シリコン酸化
膜、シリコンチツ化膜、シリコン酸化膜とシリコンチッ
化膜との複合膜、シリコンオキシナイトライド膜などで
形成できる。形成方法は、熱酸化およびＣＶＤ法がある
。
に説明する。第１図は、本発明の半導体装置にかかる半
導体装置の断面図である。基板１の上に絶縁膜２を介し
て集積回路が形成されている。第１図は、入出力端子の
保護回路部分の断面図である。Ｎ型シリコン膜４とアル
ミ膜５とによりショツトキーダイオードを形成している
。Ｎ型シリコン膜７とアルミ膜８との間にもショットキ
ーダイオードが成形されている。一方のショットキーダ
イオードのＮ型領域３に電源電圧ＶＤＤを別のショット
キーダイオードのアルミ膜８をグランドＶＳＳに接続し
、各々のショツトキーダイオードのアルミ膜５とＮ型シ
リコン膜６に入出力信号を入れる。基板１はシリコン基
板でもよいし、ガラム基板、石英基板あるいはアルミナ
基板でも可能である。絶縁膜２としては、シリコン酸化
膜、シリコンチツ化膜、シリコン酸化膜とシリコンチッ
化膜との複合膜、シリコンオキシナイトライド膜などで
形成できる。形成方法は、熱酸化およびＣＶＤ法がある
。
第３図は、第１図の保護回路を電気回路図をして表わし
た図である。入出力端子ＶＩＨから集積回路の内部回路
までの間に設けられている保護回路である。例えば、入
出力端子に＋２００Ｖのような正の過大電圧が印加され
ると、ダイオードＤ２が順方向にバイアスされ、ダイオ
ードＤ２を介して放電される。逆に、−２００Ｖのよう
な負の過大電圧が印加された場合には、ダイオードＤ１
が順方向にバイアスされ、ダイオードＤ１を介して電荷
が放電される。この発明において、特に重要なことはダ
イオードに対して並列に接続される容量Ｃ１及びＣ２を
大きくできることである。この容量Ｃ１、Ｃ２は、本発
明のショットキーダイオードの接合容量である。従って
、アルミ電極５．８の面積を大きくすることにより、そ
の面積に比例して大きくできる。この接合容量は、シリ
コン半導体４及び７の表面に平面的に形成できるために
大きく容量を形成できる。このように内部回路との間に
は、抵抗Ｒとシヨツトキーダイオードの容量Ｃ１、Ｃ２
が挿入されるために、立ち上がり時間の早いノイズが人
出力端子ＶＩＨに印加されても、内部回路ＶＧはノイズ
レベルが低くなるために破壊に対して強くなる。本発明
は、シヨツトキーダイオードの実施例として金属膜にア
ルミ膜を用いたが、他の金属膜でもよいことは言うまで
もない。
た図である。入出力端子ＶＩＨから集積回路の内部回路
までの間に設けられている保護回路である。例えば、入
出力端子に＋２００Ｖのような正の過大電圧が印加され
ると、ダイオードＤ２が順方向にバイアスされ、ダイオ
ードＤ２を介して放電される。逆に、−２００Ｖのよう
な負の過大電圧が印加された場合には、ダイオードＤ１
が順方向にバイアスされ、ダイオードＤ１を介して電荷
が放電される。この発明において、特に重要なことはダ
イオードに対して並列に接続される容量Ｃ１及びＣ２を
大きくできることである。この容量Ｃ１、Ｃ２は、本発
明のショットキーダイオードの接合容量である。従って
、アルミ電極５．８の面積を大きくすることにより、そ
の面積に比例して大きくできる。この接合容量は、シリ
コン半導体４及び７の表面に平面的に形成できるために
大きく容量を形成できる。このように内部回路との間に
は、抵抗Ｒとシヨツトキーダイオードの容量Ｃ１、Ｃ２
が挿入されるために、立ち上がり時間の早いノイズが人
出力端子ＶＩＨに印加されても、内部回路ＶＧはノイズ
レベルが低くなるために破壊に対して強くなる。本発明
は、シヨツトキーダイオードの実施例として金属膜にア
ルミ膜を用いたが、他の金属膜でもよいことは言うまで
もない。
上述したように、本発明によれば絶縁膜上に形成された
薄膜半導体を用いたＳＯＩ型半導体回路において、その
入出力保護回路のダイオードをショットキーダイオード
にすることにより、ダイオードの接合容量を大きくして
、半導体装置の静電耐圧強度を強くする効果がある。
薄膜半導体を用いたＳＯＩ型半導体回路において、その
入出力保護回路のダイオードをショットキーダイオード
にすることにより、ダイオードの接合容量を大きくして
、半導体装置の静電耐圧強度を強くする効果がある。
第１図は本発明のＳＯＩ基板を用いた半導体回路の断面
図、第２図は従来のＳＯＩ基板を用いた半導体装置の断
面図、第３図は本発明の半導体装置の保護回路の電気回
路図である。 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林敬之助
図、第２図は従来のＳＯＩ基板を用いた半導体装置の断
面図、第３図は本発明の半導体装置の保護回路の電気回
路図である。 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林敬之助
Claims (1)
- 支持基板に絶縁膜を介して設けられた半導体薄膜に形成
された半導体装置において、入出力端子とトランジスタ
との間に形成される保護回路のダイオードがシヨツトキ
ーダイオードであることを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313390A JPH04312967A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置 |
| US07/749,292 US6067062A (en) | 1990-09-05 | 1991-08-23 | Light valve device |
| EP19910308095 EP0474474A3 (en) | 1990-09-05 | 1991-09-04 | Semiconductor light valve device and process for fabricating the same |
| KR1019910015526A KR100299024B1 (ko) | 1990-09-05 | 1991-09-05 | 광밸브기판반도체장치 |
| CA002050736A CA2050736A1 (en) | 1990-09-05 | 1991-09-05 | Light valve device |
| US08/464,075 US5637187A (en) | 1990-09-05 | 1995-06-05 | Light valve device making |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313390A JPH04312967A (ja) | 1990-11-19 | 1990-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04312967A true JPH04312967A (ja) | 1992-11-04 |
Family
ID=18040697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2313390A Pending JPH04312967A (ja) | 1990-09-05 | 1990-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04312967A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202224A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置 |
| JP2007335474A (ja) * | 2006-06-12 | 2007-12-27 | Denso Corp | 半導体装置 |
| JP2017034262A (ja) * | 2007-12-21 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
-
1990
- 1990-11-19 JP JP2313390A patent/JPH04312967A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202224A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置 |
| JP2007335474A (ja) * | 2006-06-12 | 2007-12-27 | Denso Corp | 半導体装置 |
| JP2017034262A (ja) * | 2007-12-21 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| US4806999A (en) | Area efficient input protection | |
| US4609931A (en) | Input protection MOS semiconductor device with zener breakdown mechanism | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH061833B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| JPH04312967A (ja) | 半導体装置 | |
| JPH09500761A (ja) | 半導体素子に使用される寄生的ｍｏｓトランジスタを有するパッド構造 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS5931864B2 (ja) | 相補型絶縁ゲ−ト半導体回路 | |
| JPS59104171A (ja) | 半導体装置 | |
| JPH11150235A (ja) | 静電保護装置 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JPH057870B2 (ja) | ||
| JP3052462B2 (ja) | 半導体集積回路装置 | |
| JPS62154661A (ja) | 半導体装置 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPS6328500B2 (ja) | ||
| JPH01187965A (ja) | サージ電圧保護回路 | |
| JPS6355871B2 (ja) | ||
| JPS61194874A (ja) | 半導体装置 | |
| JPH0526344B2 (ja) | ||
| JPS6058652A (ja) | 半導体集積回路装置 | |
| JPS62166557A (ja) | 半導体静電破壊保護装置 |