JPH06103702B2 - 電極端子の相互接続方法及び電気接続構造体の製造方法 - Google Patents
電極端子の相互接続方法及び電気接続構造体の製造方法Info
- Publication number
- JPH06103702B2 JPH06103702B2 JP1210584A JP21058489A JPH06103702B2 JP H06103702 B2 JPH06103702 B2 JP H06103702B2 JP 1210584 A JP1210584 A JP 1210584A JP 21058489 A JP21058489 A JP 21058489A JP H06103702 B2 JPH06103702 B2 JP H06103702B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring board
- fine particles
- electrode terminals
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、相対峙する配線基板の電極端子を導電性
（微）粒子を介して電気的に相互接続を行う方法および
そのようにして製造される電気接続構造体の製造方法に
関するものである。
（微）粒子を介して電気的に相互接続を行う方法および
そのようにして製造される電気接続構造体の製造方法に
関するものである。
［従来の技術］ 従来、5pel（５本/mm）程度の配線基板の取出し電極を
相互に接続する方法として、異方性導電接着膜を用いて
接続する方法が行われている。
相互に接続する方法として、異方性導電接着膜を用いて
接続する方法が行われている。
特に、液晶表示素子に駆動用半導体素子を接続する方法
として、TABフィルムに半導体素子を実装した後、TABフ
ィルムの取出し電極と液晶表示素子の取出し電極とを異
方性導電接着膜を用いて接続する方法が行われている。
として、TABフィルムに半導体素子を実装した後、TABフ
ィルムの取出し電極と液晶表示素子の取出し電極とを異
方性導電接着膜を用いて接続する方法が行われている。
また、液晶表示素子のガラス基板の取出し電極に、半導
体素子を接続する方法として、半導体素子の電極パッド
上に半田バンブを形成して接続を行う方法や、半導体素
子の電極端子上に金バンプを形成し、接着剤、あるい
は、圧接治具などにより接続を行う方法がある。
体素子を接続する方法として、半導体素子の電極パッド
上に半田バンブを形成して接続を行う方法や、半導体素
子の電極端子上に金バンプを形成し、接着剤、あるい
は、圧接治具などにより接続を行う方法がある。
［発明が解決しようとする課題］ しかし、例えば、異方性導電接着膜を用いた接続におい
ては、10pe1以上の接続端子密度の場合、隣接する電極
間の絶縁が保たれなくなるという欠点があった。
ては、10pe1以上の接続端子密度の場合、隣接する電極
間の絶縁が保たれなくなるという欠点があった。
また、半導体素子を直接、液晶表示素子などの配線基板
上に、接続する場合、半導体素子にバンプを形成しなけ
ればならず、そのために実装コストのアップと歩留まり
の低下を起こすという欠点があり、さらに、バンプが半
導体素子と基板との応力を吸収し切れず、信頼性を低下
させるという欠点があった。
上に、接続する場合、半導体素子にバンプを形成しなけ
ればならず、そのために実装コストのアップと歩留まり
の低下を起こすという欠点があり、さらに、バンプが半
導体素子と基板との応力を吸収し切れず、信頼性を低下
させるという欠点があった。
［課題を解決するための手段］ 本発明は、相互接続される配線基板の電極端子に導電性
微粒子を散布、付着する場合に、選択的に電極端子上に
導電性微粒子を付着させる事で、隣接する電極端子間の
絶縁を保ちながら、高密度の配線基板の電極端子を相互
接続するものである。
微粒子を散布、付着する場合に、選択的に電極端子上に
導電性微粒子を付着させる事で、隣接する電極端子間の
絶縁を保ちながら、高密度の配線基板の電極端子を相互
接続するものである。
これを達成するため本発明では、樹脂製の粒子の表面に
導電膜を付与した導電性微粒子を用意し、静電界中に
て、帯電した導電性微粒子を散布することにより、配線
基板等の第１の電極端子上に選択的に導電性微粒子を付
与した後、第１の電極端子に対して導電性微粒子を介し
て第２の電極端子を接続するようにしている。帯電導電
性微粒子を第１電極端子上へ選択的に付与するために
は、静電界は第１電極端子との間で形成される。
導電膜を付与した導電性微粒子を用意し、静電界中に
て、帯電した導電性微粒子を散布することにより、配線
基板等の第１の電極端子上に選択的に導電性微粒子を付
与した後、第１の電極端子に対して導電性微粒子を介し
て第２の電極端子を接続するようにしている。帯電導電
性微粒子を第１電極端子上へ選択的に付与するために
は、静電界は第１電極端子との間で形成される。
導電性微粒子を帯電させる方法としては、コロナ放電に
よる帯電、あるいは、絶縁物または半導体との摩擦によ
る摩擦帯電が用いられる。
よる帯電、あるいは、絶縁物または半導体との摩擦によ
る摩擦帯電が用いられる。
電極端子の接続部以外を絶縁膜で覆うことにより、電極
端子の接続部に電界を集中させ、導電性微粒子を電極端
子の接続部のみに付着させることができる。
端子の接続部に電界を集中させ、導電性微粒子を電極端
子の接続部のみに付着させることができる。
また、導電性微粒子として、導電性メッキを施した樹脂
微粒子を用いる事により、比重を小さくでき、電極端子
上に導電性微粒子を導き易くし、さらに、配線基板の相
互接続後、電極端子の接続部に生じる応力を緩和する事
ができる。
微粒子を用いる事により、比重を小さくでき、電極端子
上に導電性微粒子を導き易くし、さらに、配線基板の相
互接続後、電極端子の接続部に生じる応力を緩和する事
ができる。
また、半導体素子を配線基板に実装する場合、配線基板
の電極端子に選択的に導電性微粒子を散布付着させ、半
導体素子の電極パッドを位置合わせし、接着剤により接
続を行うことにより、半導体素子にバンプをつけずに接
続を行うことを可能とする。
の電極端子に選択的に導電性微粒子を散布付着させ、半
導体素子の電極パッドを位置合わせし、接着剤により接
続を行うことにより、半導体素子にバンプをつけずに接
続を行うことを可能とする。
また、半導体素子を配線基板に実装する場合、配線基板
上の半導体素子のダイエッヂ部に対向する部分に絶縁膜
を設けることにより導電性微粒子をダイエッヂ部に対向
する部分に付着させずに散布を行うことができる。
上の半導体素子のダイエッヂ部に対向する部分に絶縁膜
を設けることにより導電性微粒子をダイエッヂ部に対向
する部分に付着させずに散布を行うことができる。
上述の選択的散布方法を用いた電極端子の接続におい
て、絶縁膜上に導電性粒子を散布しない様なプロセス条
件の設定が難しく、しいては絶縁膜上に散布された若干
量の導電性粒子がICチップのダイエッヂ（サブストレー
ト）部と配線基板のパターンとの間で絶縁膜を介して容
量性負荷となって電気特性的な不良を発生し、良品率を
低くしてしまうという点で改善すべき点もあった。
て、絶縁膜上に導電性粒子を散布しない様なプロセス条
件の設定が難しく、しいては絶縁膜上に散布された若干
量の導電性粒子がICチップのダイエッヂ（サブストレー
ト）部と配線基板のパターンとの間で絶縁膜を介して容
量性負荷となって電気特性的な不良を発生し、良品率を
低くしてしまうという点で改善すべき点もあった。
そこで、本発明のさらに好ましい態様においては、電極
端子の相互接続方法において、コストの低減と電気特性
的な不良の発生率の低下を図ることができる。この好ま
しい態様では、相互に接続されるべき１の配線基板およ
び他の配線基板または部品の少なくとも一方に帯電した
導電性粒子を散布してその電極端子上に選択的に導電性
粒子を付着させ、相手方の電極端子との間でその導電性
粒子を挟み込んで双方の電極端子を相互に接続する方法
において、前記導電性粒子の選択的な付着に際しては、
絶縁性マスクで付着不要な部分を覆うようにしている。
端子の相互接続方法において、コストの低減と電気特性
的な不良の発生率の低下を図ることができる。この好ま
しい態様では、相互に接続されるべき１の配線基板およ
び他の配線基板または部品の少なくとも一方に帯電した
導電性粒子を散布してその電極端子上に選択的に導電性
粒子を付着させ、相手方の電極端子との間でその導電性
粒子を挟み込んで双方の電極端子を相互に接続する方法
において、前記導電性粒子の選択的な付着に際しては、
絶縁性マスクで付着不要な部分を覆うようにしている。
絶縁性マスクは、例えば、接着剤を介して配線基板に貼
り付けて付着される。
り付けて付着される。
また、絶縁性マスクは、厚さ・誘電率・形状を選択する
事が必要であるが、導電性粒子の帯電量・質量・散布圧
力・散布高さ及び散布・付着の選択度等を考慮して適宜
選択することができる。
事が必要であるが、導電性粒子の帯電量・質量・散布圧
力・散布高さ及び散布・付着の選択度等を考慮して適宜
選択することができる。
［作用］ この構成において、相互接続される配線基板の電極端子
に帯電させた導電性粒子を選択的に散布し付着させるに
際しては、通常、電極端子との間で電界を生じさせ、こ
の電界によって電極端子上に導電性粒子が導かれるが、
導電性粒子を散布しない部分（非選択領域）は絶縁性マ
スクが密着されるので、配線基板の電極端子から延在す
る配線パターン上への導電性粒子の散布・付着が防止さ
れ、電極端子上の所望の位置にのみ付着が行なわれる。
に帯電させた導電性粒子を選択的に散布し付着させるに
際しては、通常、電極端子との間で電界を生じさせ、こ
の電界によって電極端子上に導電性粒子が導かれるが、
導電性粒子を散布しない部分（非選択領域）は絶縁性マ
スクが密着されるので、配線基板の電極端子から延在す
る配線パターン上への導電性粒子の散布・付着が防止さ
れ、電極端子上の所望の位置にのみ付着が行なわれる。
これによれば、絶縁性マスクを密着させてから導電性粒
子を散布するようにして導電性粒子を選択的に付着させ
るようにしたため、従来、配線基板に設けていた高誘電
率の厚い絶縁膜は薄くてもよく、用途によってはまった
く用いる必要がなく、したがって低コストで接続が行な
われる。また、ICチップ等の部品との接続においては、
電極端子上の所望の位置にのみ高い選択率で導電性粒子
の付着が行なわれるため、ICチップのダイエッヂ部と配
線基板のパターンとの間でのショートの危険性や絶縁膜
を介して容量性負荷となって電気特性的な不良を発生す
ることなしに接続が行なわれる。
子を散布するようにして導電性粒子を選択的に付着させ
るようにしたため、従来、配線基板に設けていた高誘電
率の厚い絶縁膜は薄くてもよく、用途によってはまった
く用いる必要がなく、したがって低コストで接続が行な
われる。また、ICチップ等の部品との接続においては、
電極端子上の所望の位置にのみ高い選択率で導電性粒子
の付着が行なわれるため、ICチップのダイエッヂ部と配
線基板のパターンとの間でのショートの危険性や絶縁膜
を介して容量性負荷となって電気特性的な不良を発生す
ることなしに接続が行なわれる。
［実施例］ 以下、図面を用いて、本発明の実施例を説明する。
第１図は本発明の一実施例に係る導電性粒子の散布方法
を示す概念図である。
を示す概念図である。
同図において、１は導電性粒子分散液、２は液体窒素、
３は吐出ノズル、５は放電電極、６は放電電極５に接続
されコロナ電界を形成するための高圧電源、11は配線基
板、８は配線基板11の電極端子、10は配線基板11の所定
部分を覆うマスク、12は電極端子８に接続されたアース
線である。
３は吐出ノズル、５は放電電極、６は放電電極５に接続
されコロナ電界を形成するための高圧電源、11は配線基
板、８は配線基板11の電極端子、10は配線基板11の所定
部分を覆うマスク、12は電極端子８に接続されたアース
線である。
この構成において、導電性粒子を配線基板上に散布する
にはまず、導電性粒子分散液１を加圧窒素２によって吐
出ノズル３からスプレー散布することによって導電性粒
子４を生成し、導電性粒子４を放電電極５によって作ら
れるコロナ電界中を通過させ、帯電させる。そして、帯
電した導電性粒子７を放電電極５と配線基板の接地され
た取出し電極８との間に作られた静電界中で電気力線に
沿って導き、配線基板上の取出し電極の接続部に付着さ
せる。
にはまず、導電性粒子分散液１を加圧窒素２によって吐
出ノズル３からスプレー散布することによって導電性粒
子４を生成し、導電性粒子４を放電電極５によって作ら
れるコロナ電界中を通過させ、帯電させる。そして、帯
電した導電性粒子７を放電電極５と配線基板の接地され
た取出し電極８との間に作られた静電界中で電気力線に
沿って導き、配線基板上の取出し電極の接続部に付着さ
せる。
第２図は第１図のＸ−Ｘ′線断面図であり、９は取出し
電極の接続部に付着した導電性粒子である。同図に示す
ように、この方法によれば、配線基板の取出し電極８の
接続に用いられる部分に集中させて導電性粒子を選択的
に散布、付着することができる。このため、隣接電極間
の絶縁性の高い接続を行うことができる。
電極の接続部に付着した導電性粒子である。同図に示す
ように、この方法によれば、配線基板の取出し電極８の
接続に用いられる部分に集中させて導電性粒子を選択的
に散布、付着することができる。このため、隣接電極間
の絶縁性の高い接続を行うことができる。
次に、液晶素子のガラス基板の取りだし電極上に液晶素
子を駆動する半導体素子をフェースダウンで接続した本
発明の実施例を第３図〜第５図に示す。同図に示すよう
に、この場合は、ガラス基板11′の配線パターン（電極
端子）13に接続部a,bが形成されており、接続部a,bを除
く配線パターン上を絶縁性のマスク（絶縁膜）10を密着
させて覆い、導電性粒子９を第１図に示す方法で散布
し、接続部a,b上に選択的に付着させる。
子を駆動する半導体素子をフェースダウンで接続した本
発明の実施例を第３図〜第５図に示す。同図に示すよう
に、この場合は、ガラス基板11′の配線パターン（電極
端子）13に接続部a,bが形成されており、接続部a,bを除
く配線パターン上を絶縁性のマスク（絶縁膜）10を密着
させて覆い、導電性粒子９を第１図に示す方法で散布
し、接続部a,b上に選択的に付着させる。
次に、第４図に示すように、半導体素子15の電極パッド
16とガラス基板とを位置合わせし、加圧しながら接続端
子部以外の場所に塗布された接着剤17を硬化させ、液晶
素子の電極端子と半導体素子の電極パッドを電気的に接
続する。接着剤17が硬化した後、圧力を解放しても電気
的接続は保持されており、この状態で半導体素子の動作
試験が可能である。接着剤17としては、加熱、冷却、超
音波、溶剤により剥離可能なものを用いることにより、
この時点で、半導体素子の動作試験を行い、半導体素子
の不良が発見された場合、この半導体素子を取り外し、
別の半導体素子を接続することを容易にすることができ
る。
16とガラス基板とを位置合わせし、加圧しながら接続端
子部以外の場所に塗布された接着剤17を硬化させ、液晶
素子の電極端子と半導体素子の電極パッドを電気的に接
続する。接着剤17が硬化した後、圧力を解放しても電気
的接続は保持されており、この状態で半導体素子の動作
試験が可能である。接着剤17としては、加熱、冷却、超
音波、溶剤により剥離可能なものを用いることにより、
この時点で、半導体素子の動作試験を行い、半導体素子
の不良が発見された場合、この半導体素子を取り外し、
別の半導体素子を接続することを容易にすることができ
る。
第５図は半導体素子の動作試験が終えた後、熱硬化性樹
脂を主材とする接着剤18により、半導体素子と液晶素子
のガラス基板との未接着部分を接着、封止した状態を示
す。
脂を主材とする接着剤18により、半導体素子と液晶素子
のガラス基板との未接着部分を接着、封止した状態を示
す。
第３図〜第５図に示すように、半導体素子のダイエッヂ
部14に対向する液晶基板の端子電極上を絶縁膜10で覆
い、導電性微粒子を第１図に示す方法で散布することに
より、半導体素子のダイエッヂ部に対向する部分に導電
性微粒子が付着せず、半導体素子のダイエッヂ部14と液
晶基板の端子電極13とのエッヂショートを防止すること
ができる。
部14に対向する液晶基板の端子電極上を絶縁膜10で覆
い、導電性微粒子を第１図に示す方法で散布することに
より、半導体素子のダイエッヂ部に対向する部分に導電
性微粒子が付着せず、半導体素子のダイエッヂ部14と液
晶基板の端子電極13とのエッヂショートを防止すること
ができる。
第６図は、本実施例に対する比較として、半導体素子の
ダイエッヂ部に対向する液晶基板の端子電極上を絶縁膜
により覆わなかった場合に半導体素子のダイエッヂ部と
液晶基板の端子電極とが導電性微粒子により引き起こさ
れたエッヂショートの様子を示す模式図である。図中、
19は半導体素子のパッシベーション膜である。導電性微
粒子9aにより半導体素子のダイエッヂ部14と液晶基板の
端子電極13とがショートしている様子がわかる。
ダイエッヂ部に対向する液晶基板の端子電極上を絶縁膜
により覆わなかった場合に半導体素子のダイエッヂ部と
液晶基板の端子電極とが導電性微粒子により引き起こさ
れたエッヂショートの様子を示す模式図である。図中、
19は半導体素子のパッシベーション膜である。導電性微
粒子9aにより半導体素子のダイエッヂ部14と液晶基板の
端子電極13とがショートしている様子がわかる。
本実施例において導電性微粒子は金属微粒子であっても
選択的散布および電気的接続は可能であるが、樹脂微粒
子に導電性メッキを施したものを用い、金属微粒子に比
して比重を小さくすることで、静電界中に散布された帯
電した導電性微粒子を電気力線に沿って電極端子に導き
易くすることができる。また導電性微粒子の接触により
電気的接続が行われているが、樹脂微粒子を用いる事
で、接続部に生じる応力を緩和し、信頼性を高めること
ができる。
選択的散布および電気的接続は可能であるが、樹脂微粒
子に導電性メッキを施したものを用い、金属微粒子に比
して比重を小さくすることで、静電界中に散布された帯
電した導電性微粒子を電気力線に沿って電極端子に導き
易くすることができる。また導電性微粒子の接触により
電気的接続が行われているが、樹脂微粒子を用いる事
で、接続部に生じる応力を緩和し、信頼性を高めること
ができる。
第７図は本発明の他の実施例を示す。
液晶素子のガラス基板11′の電極端子13に第１図に示す
方法で導電性微粒子９を付着させ、フレキシブル配線基
板21の電極端子22とガラス基板11′の電極端子13を位置
合わせし、加圧しながら接着剤23を硬化させて接続を行
う。
方法で導電性微粒子９を付着させ、フレキシブル配線基
板21の電極端子22とガラス基板11′の電極端子13を位置
合わせし、加圧しながら接着剤23を硬化させて接続を行
う。
接着剤23としては、熱可塑性樹脂、熱硬化性樹脂、ある
いは、熱硬化性樹脂に熱可塑性樹脂を添加したものが用
いられる。
いは、熱硬化性樹脂に熱可塑性樹脂を添加したものが用
いられる。
接着剤23を供給する手段としては、加圧しながらフレキ
シブル配線基板21の周辺から液状の接着剤を塗布し浸透
させる方法、接着剤をフレキシブル配線基板21と液晶基
板11′の一方か両方に塗布またはスクリーン印刷あるい
は転写する方法、シート状の接着剤をフレキシブル配線
基板21と液晶基板11′との間に挟み込む方法、あるい
は、シート状の接着剤をフレキシブル配線基板21と液晶
基板11′の一方か両方に張り付ける方法がある。
シブル配線基板21の周辺から液状の接着剤を塗布し浸透
させる方法、接着剤をフレキシブル配線基板21と液晶基
板11′の一方か両方に塗布またはスクリーン印刷あるい
は転写する方法、シート状の接着剤をフレキシブル配線
基板21と液晶基板11′との間に挟み込む方法、あるい
は、シート状の接着剤をフレキシブル配線基板21と液晶
基板11′の一方か両方に張り付ける方法がある。
第８図は本実施例において行なった導電性粒子９の散布
・付着の状態を示す平面図である。同図に示すように、
この方法によれば配線パターン13の接続部ａに導電性粒
子９が散布・付着され、絶縁体部（配線基板11′及び絶
縁マスク10）には散布・付着されない。下記条件で散布
したところ配線パターン間の選択度（接続部に散布・付
着した導電性粒子数÷配線基板の絶縁体部に散布・付着
した導電性粒子数）は約50、絶縁性マスクとの間の選択
度は略∞であった。
・付着の状態を示す平面図である。同図に示すように、
この方法によれば配線パターン13の接続部ａに導電性粒
子９が散布・付着され、絶縁体部（配線基板11′及び絶
縁マスク10）には散布・付着されない。下記条件で散布
したところ配線パターン間の選択度（接続部に散布・付
着した導電性粒子数÷配線基板の絶縁体部に散布・付着
した導電性粒子数）は約50、絶縁性マスクとの間の選択
度は略∞であった。
導電性粒子 ミクロバールNi 10μｍ 帯電電圧 45KV 散布高さ 300mm 散布圧力 3.0Kgf/cm2 絶縁性マスク 125μmtポリイミドフィルム 第９図は上述した方法で導電性粒子を選択的に散布・付
着した配線基板に、ICチップ14を搭載して接着・封止し
た状態を示す。ICチップ14の電極パッド15は導電性粒子
９を介して配線基板の電極パッド13と相互接続され封止
樹脂16によって接着され接続を保持している。
着した配線基板に、ICチップ14を搭載して接着・封止し
た状態を示す。ICチップ14の電極パッド15は導電性粒子
９を介して配線基板の電極パッド13と相互接続され封止
樹脂16によって接着され接続を保持している。
第10図は本発明のさらに他の実施例を示し、この場合
は、絶縁性マスク10は接着剤17を介して配線基板11に貼
り付けられる。これによれば、絶縁性マスクを取り外す
繰返し作業が不要となる効果がある。
は、絶縁性マスク10は接着剤17を介して配線基板11に貼
り付けられる。これによれば、絶縁性マスクを取り外す
繰返し作業が不要となる効果がある。
［発明の効果］ 以上述べたような接続方法を取る事により、以下のよう
な効果を有する。
な効果を有する。
導電性微粒子を配線基板上に散布方式により付着させる
ことにより、配線基板の接続電極の形状、配線にとらわ
れずに、導電性微粒子を付着することができる。
ことにより、配線基板の接続電極の形状、配線にとらわ
れずに、導電性微粒子を付着することができる。
また、導電性微粒子を帯電させ、配線基板上の露出電極
との間に生じる静電界中で散布を行い、主として電極端
子上に電極端子部以外より多くの導電性微粒子を選択的
に付着させる事により、隣接電極間の絶縁性を向上させ
ることができる。
との間に生じる静電界中で散布を行い、主として電極端
子上に電極端子部以外より多くの導電性微粒子を選択的
に付着させる事により、隣接電極間の絶縁性を向上させ
ることができる。
また、導電性微粒子として樹脂微粒子に導電性メッキを
施したものを用いることにより、金属粒子よりも比重を
軽くし、導電性微粒子を電極端子上に導き易くすること
ができる。さらに、導電性微粒子の芯核が樹脂であるこ
とにより、配線基板の相互接続電極部に生じる応力を緩
和することができる。ここで、導電性微粒子として金属
粒子を用いた場合でも、選択的散布は可能であり、電気
的接続も可能であることを付記しておく。
施したものを用いることにより、金属粒子よりも比重を
軽くし、導電性微粒子を電極端子上に導き易くすること
ができる。さらに、導電性微粒子の芯核が樹脂であるこ
とにより、配線基板の相互接続電極部に生じる応力を緩
和することができる。ここで、導電性微粒子として金属
粒子を用いた場合でも、選択的散布は可能であり、電気
的接続も可能であることを付記しておく。
また、半導体素子を配線基板にフェースダウンで接続す
る場合、半導体素子にバンプを付ける必要がなく、歩留
まりの向上とコストダウンを行うことができる。
る場合、半導体素子にバンプを付ける必要がなく、歩留
まりの向上とコストダウンを行うことができる。
また、半導体素子と配線基板とを位置合わせした後、半
導体素子の一部分を剥離可能な接着剤により接続固定
し、半導体素子の動作試験の後に半導体素子の未接着部
分を接着するという方法を取るために、動作試験で不良
が発見された半導体素子の取り外しを容易にすることが
できる。
導体素子の一部分を剥離可能な接着剤により接続固定
し、半導体素子の動作試験の後に半導体素子の未接着部
分を接着するという方法を取るために、動作試験で不良
が発見された半導体素子の取り外しを容易にすることが
できる。
また、配線基板上において半導体素子のダイエッヂ部に
対向する部分に、絶縁膜を設けることにより、導電性微
粒子をダイエッヂ部に対向する部分に付着させず、半導
体素子と配線基板のエッヂショートを防止することがで
きる。
対向する部分に、絶縁膜を設けることにより、導電性微
粒子をダイエッヂ部に対向する部分に付着させず、半導
体素子と配線基板のエッヂショートを防止することがで
きる。
また、所望の非選択領域に絶縁性のマスクを密着させて
から導電性粒子を散布するようにして導電性粒子を選択
的に付着させるようにしたため、配線基板に設けていた
高誘電率の厚い絶縁膜を薄くすることが可能となり、用
途によってはまったく廃止することも可能であり、した
がって配線基板のコストを低減するのに多大な効果があ
る。また、ICチップの接続においては、ICチップのダイ
エッヂ部と配線基板のパターンとの間でのショートの危
険性や絶縁膜を介して容量性負荷となって電気特性的な
不良を発生することを防止することができ、その生産効
果は大きい。
から導電性粒子を散布するようにして導電性粒子を選択
的に付着させるようにしたため、配線基板に設けていた
高誘電率の厚い絶縁膜を薄くすることが可能となり、用
途によってはまったく廃止することも可能であり、した
がって配線基板のコストを低減するのに多大な効果があ
る。また、ICチップの接続においては、ICチップのダイ
エッヂ部と配線基板のパターンとの間でのショートの危
険性や絶縁膜を介して容量性負荷となって電気特性的な
不良を発生することを防止することができ、その生産効
果は大きい。
第１図は本発明の導電性微粒子の散布方法を示した概念
図、 第２図は、第１図のＸ−Ｘ′断面図で導電性微粒子が電
極端子上に選択的に付着している状態を示した図、 第３図は、本発明の実施例で液晶基板の電極端子上に導
電性微粒子を選択的に散布付着させた状態を示した断面
図、 第４図は、第３図の液晶基板に半導体素子を位置合わせ
し半導体素子の一部分を接着剤により接着し電気的に接
続した状態を示した断面図、 第５図は、第４図に示された状態の半導体素子と液晶基
板の未接着部分を接着剤により接着封止した状態を示し
た断面図、 第６図は、半導体素子と液晶基板の電極端子とがエッヂ
ショートした状態を示した断面図、 第７図は本発明の他の実施例に係る液晶基板の電極端子
とフレキシブル配線基板を接続した状態を示した断面
図、 第８図は、本発明の選択的な散布方法によって導電性粒
子が選択的に付着している状態を示した平面図、 第９図は、ICチップを搭載した場合の実施例を示す断面
図、そして 第10図は、本発明のさらに他の実施例を示す断面図であ
る。 1:導電性微粒子分散液、2:加圧窒素、3:吐出ノズル、4:
散布された導電性微粒子、5:放電電極、6:高圧電源、7:
帯電した導電性微粒子、8:配線基板の電極端子、9:電極
端子に付着した導電性微粒子、10:絶縁膜、11:配線基板
の基材、11′：液晶素子のガラス基板、12:アース線、1
3:液晶素子の電極端子、14:半導体素子のダイエッヂ
部、15:半導体素子、16:半導体素子の電極パッド、17,1
8:接着剤、19:半導体素子のパシベーション膜、9a:エッ
ヂショートを引き起こしている導電性微粒子、21:フレ
キシブル配線基板、22:フレキシブル配線基板の電極端
子、23:接着剤。
図、 第２図は、第１図のＸ−Ｘ′断面図で導電性微粒子が電
極端子上に選択的に付着している状態を示した図、 第３図は、本発明の実施例で液晶基板の電極端子上に導
電性微粒子を選択的に散布付着させた状態を示した断面
図、 第４図は、第３図の液晶基板に半導体素子を位置合わせ
し半導体素子の一部分を接着剤により接着し電気的に接
続した状態を示した断面図、 第５図は、第４図に示された状態の半導体素子と液晶基
板の未接着部分を接着剤により接着封止した状態を示し
た断面図、 第６図は、半導体素子と液晶基板の電極端子とがエッヂ
ショートした状態を示した断面図、 第７図は本発明の他の実施例に係る液晶基板の電極端子
とフレキシブル配線基板を接続した状態を示した断面
図、 第８図は、本発明の選択的な散布方法によって導電性粒
子が選択的に付着している状態を示した平面図、 第９図は、ICチップを搭載した場合の実施例を示す断面
図、そして 第10図は、本発明のさらに他の実施例を示す断面図であ
る。 1:導電性微粒子分散液、2:加圧窒素、3:吐出ノズル、4:
散布された導電性微粒子、5:放電電極、6:高圧電源、7:
帯電した導電性微粒子、8:配線基板の電極端子、9:電極
端子に付着した導電性微粒子、10:絶縁膜、11:配線基板
の基材、11′：液晶素子のガラス基板、12:アース線、1
3:液晶素子の電極端子、14:半導体素子のダイエッヂ
部、15:半導体素子、16:半導体素子の電極パッド、17,1
8:接着剤、19:半導体素子のパシベーション膜、9a:エッ
ヂショートを引き起こしている導電性微粒子、21:フレ
キシブル配線基板、22:フレキシブル配線基板の電極端
子、23:接着剤。
Claims (8)
- 【請求項１】樹脂製の粒子の表面に導電膜を付与した導
電性微粒子を用意し、静電界中にて、帯電した該導電性
微粒子を散布することにより、第１の電極端子上に選択
的に該導電性微粒子を付与した後、該第１の電極端子に
対して該導電性微粒子を介して第２の電極端子を接続す
ることを特徴とする電極端子の相互接続方法。 - 【請求項２】前記導電性粒子の付与に際しては、絶縁性
マスクで付与不要な部分を覆う請求項１記載の電極端子
の相互接続方法。 - 【請求項３】第１の電極端子は配線基板上に設けられて
おり、この配線基板に絶縁性マスクが接着剤を介して貼
り付けられる、請求項１記載の電極端子の相互接続方
法。 - 【請求項４】相互に接続する部分以外の前記第１の電極
端子を絶縁膜で被覆する請求項１記載の電極端子の相互
接続方法。 - 【請求項５】第２の電極端子は半導体素子の電極端子で
ある請求項１記載の電極端子の相互接続方法。 - 【請求項６】第１の電極端子は配線基板上に設けられて
おり、この配線基板は、前記半導体素子のダイエッヂ部
に対向する部分に絶縁膜を設けたものである請求項５記
載の電極端子の相互接続方法。 - 【請求項７】第１の電極端子は配線基板上に設けられて
おり、前記第１および第２の電極端子を接続のために位
置合わせした後、前記半導体素子の少なくとも一部分を
第１の接着剤により前記配線基板に接続固定し、その
後、第２の接着剤により前記半導体素子と配線基板間の
未接着部分を接続固定する請求項５記載の電極端子の相
互接続方法。 - 【請求項８】樹脂製の粒子の表面に導電膜を付与した導
電性微粒子を用意し、静電界中にて、帯電した該導電性
微粒子を散布することにより、基体表面上の第１の電極
端子上に選択的に該導電性微粒子を付与した後、該第１
の電極端子に対して該導電性微粒子を介して第２の電極
端子を接続することを特徴とする電気接続構造体の製造
方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210584A JPH06103702B2 (ja) | 1989-08-17 | 1989-08-17 | 電極端子の相互接続方法及び電気接続構造体の製造方法 |
| EP19900115707 EP0413335B1 (en) | 1989-08-17 | 1990-08-16 | Method of mutually connecting electrode terminals |
| DE1990626992 DE69026992T2 (de) | 1989-08-17 | 1990-08-16 | Prozess zur gegenseitigen Konnektion von Elektrodenanschlüssen |
| AT90115707T ATE138225T1 (de) | 1989-08-17 | 1990-08-16 | Prozess zur gegenseitigen konnektion von elektrodenanschlüssen |
| KR1019900012676A KR940008554B1 (ko) | 1989-08-17 | 1990-08-17 | 전극단자 상호 접속방법 |
| US08/012,805 US5352318A (en) | 1989-08-17 | 1993-02-02 | Method of mutually connecting electrode terminals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210584A JPH06103702B2 (ja) | 1989-08-17 | 1989-08-17 | 電極端子の相互接続方法及び電気接続構造体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0374852A JPH0374852A (ja) | 1991-03-29 |
| JPH06103702B2 true JPH06103702B2 (ja) | 1994-12-14 |
Family
ID=16591739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210584A Expired - Fee Related JPH06103702B2 (ja) | 1989-08-17 | 1989-08-17 | 電極端子の相互接続方法及び電気接続構造体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103702B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368946B1 (ko) * | 1996-11-06 | 2003-01-24 | 니이가타 세이미츄 가부시끼가이샤 | 범프의 형성방법 및 반도체 장치 |
| US6383891B1 (en) | 1996-11-06 | 2002-05-07 | Niigata Seimitsu Co., Ltd. | Method for forming bump and semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152470A (en) * | 1978-05-22 | 1979-11-30 | Nec Corp | Semiconductor device |
| JPS6354737A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 集積回路チツプの実装方法 |
-
1989
- 1989-08-17 JP JP1210584A patent/JPH06103702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374852A (ja) | 1991-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008554B1 (ko) | 전극단자 상호 접속방법 | |
| US5918113A (en) | Process for producing a semiconductor device using anisotropic conductive adhesive | |
| US6553660B2 (en) | Electronic device and a method of manufacturing the same | |
| JP3800631B2 (ja) | 異方導電性接着剤の製造方法、接続構造体の製造方法及び液晶装置の製造方法 | |
| US20060249856A1 (en) | Bumpless semiconductor device | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| JPS63150930A (ja) | 半導体装置 | |
| JPH0362411A (ja) | 異方性導電フィルムの製造方法 | |
| JPH06103702B2 (ja) | 電極端子の相互接続方法及び電気接続構造体の製造方法 | |
| JPH0562727A (ja) | 異方導電性接続部材とその製造方法 | |
| JP3225800B2 (ja) | 半導体装置 | |
| JPH03185894A (ja) | 電極端子の相互接続方法 | |
| JPH0691129B2 (ja) | 電極端子の相互接続方法および電気接続構造体の製造方法 | |
| JP2704033B2 (ja) | 電極端子の相互接続方法 | |
| JPS6244851B2 (ja) | ||
| JPH03289070A (ja) | 電極端子の相互接続方法 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPS6347943A (ja) | 電子部品の接続方法 | |
| KR20030078212A (ko) | 이방성 도전 접착제 | |
| JPH11195866A (ja) | マルチチップモジュール、及びマルチチップモジュールの製造方法 | |
| JP2811797B2 (ja) | 半導体装置 | |
| JPS6340331A (ja) | 基板と半導体素子との電気的接続方法 | |
| JP2001102410A (ja) | 半導体装置の実装構造 | |
| JPH05297398A (ja) | 電極接続構造 | |
| JPH047866A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |