JPS6379332A - フイルムキヤリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子をインナーリードボンディングす
るだめのフィルムキャリアに関する。

〔従来技術〕

フィルムキャリアは、長尺のフィルムテープをリールに
巻き、当該テープに孔設された送り用スプロケットホー
ル（ハーフォレーシ田ン穴）を利用して順次送り出し、
同様に孔設されたデバイスホールに半導体素子（チップ
）を連続的に組み込んでいく方式がとられるので、テー
プがこすられやすく、その摩擦により帯電し易い。

また、フィルムテープをリールに巻く際に、テープ間に
、その粘着なふせぐために、スペーサーを介装させてお
くが、インナーリードボンディングに際しフィルムテー
プがスペーサーから離れるときに、テープが帯電する。

かかるテープの帯電により、デバイスホール内に突出し
たフィンガ状のリードにボンディングした半導体素子が
帯電し、当該素子の静電破壊を引き起こす。

そこで、フロア−装置を設置し、帯電した電気を除去す
る（中和する）という方法が行われているが、これでは
、大損りになるという難点がある。

一方、フィルムテープ自体を金属九より構成するという
ことも行われているが、各テスト用パッドが導通してし
まい、テストができないという難点がある。また、フィ
ルムテープ全面に金属箔を貼着するという方式もあるが
、この場合も、各テスト用パッドが導通してしまい、同
様にテストができないという難点がある。

なお、フィルムキャリアについて述べた文献の例として
は、１９８０年１月１５日（株）工業調査会発行ｒＩＣ
化実装技術ＪＰ８４〜８５、Ｐ１４３〜１４４およびＰ
１７５並びに（株）工業調査会発行「電子材料Ｊ　１９
８４年４月号Ｐ１４６〜１４７があげられる。

〔発明が解決しようとする問題点〕

本発明はかかる従来技術の有する欠点を解消したフィル
ムキャリアを提供することを目的とし、テストが可能で
、しかも、帯電防止効果に優れたフィルムキャリアを提
供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

本発明では、テスト用パッドの該パッドから離隔した周
辺部およびスプロケット周辺部に帯電防止層を積層しま
たは帯電防止剤を塗布して成り、好ましくは、フィルム
テープ上にＣｕ箔などの導体箔を貼着し、該導体箔をホ
トレジスト技術およびエツチング技術によりリードパタ
ーンを形成する際に、テスト用パッド周辺の導体箔をエ
ツチングにより除去せずに、そのまま残存させ、導電層
とし帯電防止効果を奏させるようにする。

〔作用〕

これＫより、スプロケットホールによりテープ送りがさ
れ、リールとテープが接触しても、スプロケットホール
の周辺部に帯電防止エリアが形成□されているので、帯
電が減少し、また、テスト用パッドから離隔した周辺部
に帯電防止エリアがあるので、テスト用パッドは個々に
絶縁しており、帯電防止能とともにテストが可能なフィ
ルムキャリアを供することができる。

また、上記のごときエツチング技術により、容易に、帯
電する部分の少ないフィルムキャリアが得られ、製造プ
ロセスもわずかの変更で済み極めて有利である。

〔実施例〕

次に、本発明を図面に示す実施例に基づいて説明する。

第１図は、本発明の実施例を示すフィルムキャリアの平
面図である。

フィルムテープ（１）の両側端部には適宜間隔をおいて
、複数の送り用スブロケｙ）ホール（２）が孔設されて
いる。また、当該フィルムテープ（１）の中央にはデバ
イスホール（３）が孔設されている。

フィルムテープ（１）は、ポリイミドやガラス繊維混入
エポキシ樹脂などの樹脂により構成され、樹脂フィルム
を適宜幅にスリットすることにより構成することができ
る。

これらホール（２＋　、　（３）は、スリットフィルム
に、規格に基づいてパンチングすることにより形成する
ことができる。

フィルムキャリアとするに、フィルムテープ（１）上に
、例えば銅箔より成る導体箔をラミネートし、周知のホ
トレジスト技術およびエツチング技術を用いて所望のリ
ードパターンを形成する。

その際、デバイスホール（３）内にフィンガー状のリー
ド（４）を突出する。該リード（４）の他端部は半導体
素子テスト用パッド（５）と接続している。

本発明では、上記リードパターン形成の際に、第１図に
示すように、テスト用パッド（５）から離隔した周辺部
およびスプロケットホール（２）の周辺部の当該導体箔
をエツチングせずに残し、当該導体箔を帯電防止層（６
）とする。

フィンガー状のリード（４）に、半導体素子をフェイス
アップで位置合せして、インナーリードボンディングす
る。

バンブ付きウェハをダイシングして、バンブ付チップと
し、当該バンブとフィンガー状のリード（４）とを熱圧
着により接合させてもよいが、第２図に示すように、当
該リード（４）側に、例えばＡｕバンブよりなるバンブ
（７）を形成し、該バンブ（力と半導体素子（チップ）
（８）とを接合してもよい。

図示していないが、フィルムキャリアの当該チップ組立
品に、樹脂をボッティングして、封止を行なう。第１図
にて、（９）は、当該樹脂封止後の切断線を示す。

半導体素子（チップ）８は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。回路素子の具体例は、例えばＭＯＳ）ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。

本発明によれば、スプロケットホール（２）の周辺部に
帯電防止層（６）が形成されているので、当該スプロケ
ットホール（２）を用いてフィルムキャリアを送る際に
リールと接触してもその帯電が減少し、また、半導体素
子テスト用パッド（５）から離隔した周辺部に帯電防止
層（６）を形成しているので、帯電防止能を発揮すると
ともＫ、各テスト用パッド（５）はそれぞれ分離してい
るので、テストが可能である。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、前記実施例では導体箔により帯電防止層を形成
する例を示したが、カーボンテープなどにより帯電防止
層を形成してもよい。また、帯電防止剤を吹付けにより
塗布するなど塗布方式によってもよい。

本発明はテープキャリアとかＴＡＢと称されているもの
にも適用される。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。

本発明によれば、簡易な方式により、テストが可能で、
しかも、帯電防止効果のあるフィルムキャリアを得るこ
とができた。

【図面の簡単な説明】

第１図は本発明の実施例を示すフィルムキャリアの平面
図、 第２図は本発明の実施例を示す要部断面図である。 １・・・フィルムテープ、２・・・送り用スプロケット
ホー／ｌ／、３・・・デバイスホール、４・・・フィン
カー状のリード、５・・・半導体素子テスト用パッド、
６・・・帯電防止７ｆｔ、７・・・バンブ、８・・・半
導体素子、９・・・切断線。 パ−゛＼

Claims (1)

1. 【特許請求の範囲】 １、樹脂製フィルムテープの両側端部に孔設した送り用
   スプロケットホールと、当該テープの中央部に孔設した
   、半導体素子接合用のデバイスホールと、該デバイスホ
   ール内に突出したフィンガー状のリードと、該リードの
   他端部と接続した半導体素子テスト用パッドとを備えて
   成るフィルムキャリアにおいて、当該テスト用パッドか
   ら離隔したその周辺部および前記スプロケットホールの
   周辺部に、前記リード形成の際の導体箔またはカーボン
   テープなどよりなる帯電防止層を積層して成るかまたは
   これら周辺部に帯電防止剤を塗布して成ることを特徴と
   するフィルムキャリア。 ２、フィルムキャリアが、リードパターン形成後に、テ
   スト用パッド周辺の導体箔をエッチングせずに残存せし
   めて帯電防止層となして成る、特許請求の範囲第１項記
   載のフィルムキャリア。