JPH0312945A - テープキャリアのテスト方法 - Google Patents

テープキャリアのテスト方法

Info

Publication number
JPH0312945A
JPH0312945A JP14805389A JP14805389A JPH0312945A JP H0312945 A JPH0312945 A JP H0312945A JP 14805389 A JP14805389 A JP 14805389A JP 14805389 A JP14805389 A JP 14805389A JP H0312945 A JPH0312945 A JP H0312945A
Authority
JP
Japan
Prior art keywords
test
tape
contact
tape carrier
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14805389A
Other languages
English (en)
Other versions
JPH07109842B2 (ja
Inventor
Akito Yoshida
章人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1148053A priority Critical patent/JPH07109842B2/ja
Priority to EP19900110876 priority patent/EP0401848A3/en
Priority to KR1019900008379A priority patent/KR940000749B1/ko
Publication of JPH0312945A publication Critical patent/JPH0312945A/ja
Publication of JPH07109842B2 publication Critical patent/JPH07109842B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、半導体パッケージの１つであるテープキャリ
アの構造とそのテスト方法に関する。
（従来の技術） 従来、テープキャリアは、プローブカードにより、テス
トが実施されていた。即ちテープキャリアは、リール状
のまま、アッセンブリ、テスト工程を行なうのが普通で
あり、第３図のようにプローブカードを用いることにな
る。図中１は半導体チップ、２はテープ基盤、３はテス
トパッド、４はチップ１とテストパッド３間をつなぐリ
ードである。ここでパッド及びリードは、３個のテスト
用のみ示しであるが、別に他のパッド及びリドも放射方
向に設けられる。２３はパッケージ側のテープ２　と外
枠側のテープ２２をつなぐ支持部、５はパッケージ切り
離しのための空洞、６はチップ１が入る空洞、７はプロ
ーブカード針（プローブカード側はこの針のみ図示）で
ある。
ところが第３図のものでは、バーンイン（高温、高電圧
をかけて不良となるものは除去する）が不可能なため、
最近では第４図のように、テープキャリアを単体にカッ
トし、ソケットを用いてパンイン、テストを行なうもの
が出てきた。第４図中１１はソケットのコンタクタ（ソ
ケットピン）、１２はテープ位置合わせ用ガイドピン（
ソケットの針）、１３は空洞（テープガイド孔）である
。
ここではソケット本体は図示されない。本方法のように
ソケットを用いればバーンイン用ラックにソケットをマ
トリクス状に並べ、数十個のテープキャリアのバーンイ
ンが一度に行なえる。テープキャリアテスト時には別の
テスト用ソケットを用い、コー個ずつテストする。
（発明が解決しようとする課題） しかし第４図の従来技術において、ソケットのコンタク
タ１１−とテープキャリアのテストパッド３とが接触し
ているか否かをチエツクするのが困難であった。
即ち、第５図（ａ）は、」１記コンタクタ１１とテスト
パッド３とかはずれてしまったことを示す。
これは、テープ位置決め用のソケットガイドピン１２と
テープガイド孔１３では、ガイド孔１３の径を大きくす
るため、このようなことがおこる。
この場合は、パッケージ自体の不良ではなく、テストの
不良である。
また第５図（ｂ）は、パッケージ自体の不良（ここでは
例としてボンディング不良を挙げた）を示す。この場合
は、テストパッド３とコンタクタ１１はしっかり接触し
ているため、テスト不良ではなく、パッケージ自体の不
良となる。
以上のように、テスト工程で不良となるものには、次の
３通りがある。
（１）パッケージ自体は良好で、テストが不良（第５図
（ａ）の場合） （２）パッケージ自体が不良で、テストが良好（この良
好とは、バッド３とコンタクタ１１か正確に接触してい
るという意味）（第５図（ｂ）の場合） （３）パッケージ自体が不良で、テストも不良の場合（
第５図（ａ）と（ｂ）か合わさったような場合）これら
のうち上記（１）項は、実際には使用できるパッケージ
であるわけだが、その区別かできないので、従来は不良
品として扱われてきた。しかしこれは、テストの不良、
つまりテストパッドとコンタクタの接触のチエツクがで
きれば、（１）項のものは、再測定して良品として扱う
ことができるものである。
本発明の目的は、前記テープのテストパッドとソケット
のコンタクタとの接触状態を簡単に識別できるようなテ
ープキャリアの構造と、前記（１）項の不良を発生させ
ないテスト方法を提供することにりる。
触検査用パターンを形成することを特徴とする。
即ち、入出力信号用に使うアウターリードに連結したテ
ストパッドのほかに、ソケットのコンタクタとテストパ
ッドの接触が確実に行なわれたかどうかを調べるための
接触検査専用のパターンを設けたため、このパターンの
導通試験を行なってテプ位置を正し、それが可となって
後テストを行なうことにより、誤ったテスト不良をなく
すことができる。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例を示す平面図であるが、これは第４図と対
応する場合の実施例であるから、対応箇所には同一符号
を用いる。本構成の特徴は、絶縁性のテープ２上に、互
いに隣接して接続された接触検査用パターン（例えば銅
）３．３　を２ 設けた点である。
第１図のものは、第４図の場合と同様にテスト用ソケッ
トのコンタクタ上に配置し、パターン３、．３２間の導
通試験を行なう。導通不良の場合、テープ２の位置を補
正して、再測定することにより、テープ２の位置を正す
。その後第４図の場合と同様のテスト工程が正しく行な
えるものである。
上記接触検査用パターンは、テープ上のパタンて形成で
きるものなら、その形を間イつない。例えば第２図の如
く、テストパッド３と共に千鳥状等とすることにより、
簡単なパターンをテープ２上に追加するだけで、適性テ
ストが行なえる。またパターン３．３　はパターン３と
いっしょに２ 形成できるため、製造工程か複雑化されることもなく、
パターン３との公差もない。
上記接触検査用パターンの位置はとこでもかまわないか
、実施例の如くパッケージ周辺角部が、最も合わせずれ
が大きくなるので、この角部近傍の位置に設置するのが
最適である。
［発明の効果コ 以上の如く本発明のテープキャリアは、従来のテスト不
良を容易に発見し、再開しなおすことができるので、本
来良品となるべきものを、不良品としてしまう不都合を
なくすことができる。またテストは、導通試験のみの追
加なので、テスト時間が、従来より大幅増となることも
ない。
【図面の簡単な説明】
第１図、第２図は本発明の各実施例の平面図、第３図〜
第５図は従来例を説明するための平面図である。 １・・・チップ、２・・・テープ基盤、３・・テストパ
ッド、３．３　・・・接触検査用パターン、４・・・す
２ ド、１３・・・ソケット位置合わせ用孔。

Claims (4)

    【特許請求の範囲】
  1. （１）テープ上に、導通試験を行なう接触検査用パター
    ンを形成してあることを特徴とするテープキャリア。
  2. （２）前記接触検査用パターンは、テープパッケージ角
    部近傍に形成されていることを特徴とする請求項１に記
    載のテープキャリア。
  3. （３）前記接触検査用パターンは、前記テープ上の他の
    パターンといっしょに形成されたものであることを特徴
    とする請求項１に記載のテープキャリア。
  4. （４）前記請求項１ないし３のいずれか１つの項記載の
    テープキャリアのテストを行なうに当たり、そのテスト
    の前に、前記接触検査用パターンの導通試験を行なうこ
    とを特徴とするテープキャリアのテスト方法。
JP1148053A 1989-06-09 1989-06-09 テープキャリアのテスト方法 Expired - Lifetime JPH07109842B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1148053A JPH07109842B2 (ja) 1989-06-09 1989-06-09 テープキャリアのテスト方法
EP19900110876 EP0401848A3 (en) 1989-06-09 1990-06-08 Tape carrier and test method therefor
KR1019900008379A KR940000749B1 (ko) 1989-06-09 1990-06-08 테이프캐리어와 그 테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1148053A JPH07109842B2 (ja) 1989-06-09 1989-06-09 テープキャリアのテスト方法

Publications (2)

Publication Number Publication Date
JPH0312945A true JPH0312945A (ja) 1991-01-21
JPH07109842B2 JPH07109842B2 (ja) 1995-11-22

Family

ID=15444105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1148053A Expired - Lifetime JPH07109842B2 (ja) 1989-06-09 1989-06-09 テープキャリアのテスト方法

Country Status (3)

Country Link
EP (1) EP0401848A3 (ja)
JP (1) JPH07109842B2 (ja)
KR (1) KR940000749B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439950A (ja) * 1990-06-05 1992-02-10 Alps Electric Co Ltd 半導体装置
JPH0648700B2 (ja) * 1990-12-27 1994-06-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 導電性層の剥離防止構造を有するｔａｂテープ
CN104483517B (zh) * 2014-12-31 2018-03-27 日月光半导体（昆山）有限公司 芯片测试工具

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6161439A (ja) * 1984-09-03 1986-03-29 Toshiba Corp マスタ−スライス型半導体集積回路装置
JPS62232134A (ja) * 1986-04-01 1987-10-12 Nec Corp 半導体装置用テ−プキヤリア
JPS6379332A (ja) * 1986-09-24 1988-04-09 Hitachi Micro Comput Eng Ltd フイルムキヤリア
JPS63141331A (ja) * 1986-12-03 1988-06-13 Nec Corp テ−プキヤリア半導体装置用リ−ドフレ−ム
JPS641977A (en) * 1987-06-23 1989-01-06 Tokyo Electron Ltd Tester
JPS6464332A (en) * 1987-09-04 1989-03-10 Nec Corp Manufacture of tape carrier type semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6161439A (ja) * 1984-09-03 1986-03-29 Toshiba Corp マスタ−スライス型半導体集積回路装置
JPS62232134A (ja) * 1986-04-01 1987-10-12 Nec Corp 半導体装置用テ−プキヤリア
JPS6379332A (ja) * 1986-09-24 1988-04-09 Hitachi Micro Comput Eng Ltd フイルムキヤリア
JPS63141331A (ja) * 1986-12-03 1988-06-13 Nec Corp テ−プキヤリア半導体装置用リ−ドフレ−ム
JPS641977A (en) * 1987-06-23 1989-01-06 Tokyo Electron Ltd Tester
JPS6464332A (en) * 1987-09-04 1989-03-10 Nec Corp Manufacture of tape carrier type semiconductor device

Also Published As

Publication number Publication date
JPH07109842B2 (ja) 1995-11-22
KR910001658A (ko) 1991-01-31
EP0401848A2 (en) 1990-12-12
EP0401848A3 (en) 1992-02-26
KR940000749B1 (ko) 1994-01-28

Similar Documents

Publication Publication Date Title
US5905382A (en) Universal wafer carrier for wafer level die burn-in
US5539324A (en) Universal wafer carrier for wafer level die burn-in
US5008614A (en) TAB frame and process of testing same
US5534786A (en) Burn-in and test method of semiconductor wafers and burn-in boards for use in semiconductor wafer burn-in tests
JPH0312945A (ja) テープキャリアのテスト方法
JP2764854B2 (ja) プローブカード及び検査方法
US5121053A (en) Tab frame and process of testing same
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
JPH0439950A (ja) 半導体装置
JP3208095B2 (ja) 半導体装置の検査装置
US6184569B1 (en) Semiconductor chip inspection structures
JPH065674A (ja) 半導体集積回路装置
JPH09223725A (ja) 半導体装置
JPS6218037Y2 (ja)
JPH02238645A (ja) ウェハー
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
JPH01239950A (ja) 半導体ウエハ
JP2002340979A (ja) 測定装置の運転方法
JPH08167637A (ja) 半導体ウエハーのバーンイン及びテスト方法およびそれに使用するバーンインボード
JPS59126658A (ja) ハイブリツドｉｃ
JPH0590359A (ja) 半導体ウエハおよびそのプローブカード
JPS62203343A (ja) 半導体部品の性能検査装置におけるチエツク方法
JPH02180046A (ja) 半導体ウェハー

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 14