KR0151836B1 - 웨이퍼 레벨 번인 및 테스트 방법 - Google Patents

웨이퍼 레벨 번인 및 테스트 방법 Download PDF

Info

Publication number
KR0151836B1
KR0151836B1 KR1019950004581A KR19950004581A KR0151836B1 KR 0151836 B1 KR0151836 B1 KR 0151836B1 KR 1019950004581 A KR1019950004581 A KR 1019950004581A KR 19950004581 A KR19950004581 A KR 19950004581A KR 0151836 B1 KR0151836 B1 KR 0151836B1
Authority
KR
South Korea
Prior art keywords
burn
wafer
test
dies
die
Prior art date
Application number
KR1019950004581A
Other languages
English (en)
Other versions
KR960035938A (ko
Inventor
안상호
박종영
정태경
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950004581A priority Critical patent/KR0151836B1/ko
Publication of KR960035938A publication Critical patent/KR960035938A/ko
Application granted granted Critical
Publication of KR0151836B1 publication Critical patent/KR0151836B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼 레벨 번인 및 테스트 방법에 관한 것으로서, 특히 다이들 사이의 웨이퍼 스크라이빙 영역에 각 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트용 금속 배선을 다이의 금속 배선 공정시에 동시에 형성하는 단계; 금속 배선을 통하여 웨이퍼 상의 모든 다이에 번인 바이어싱 전압을 공급하면서 번인 온도를 가하는 단계; 번인 후에 상기 금속 배선을 통하여 웨이퍼 상의 각 다이의 회로를 테스트하여 양/불량 판정을 하는 단계; 테스트 후에 웨이퍼를 스크라이빙하여 각 개별 다이로 불리하는 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 번인 및 테스트 공정이 매우 간단해지므로 생산성을 높일 수 있다.

Description

웨이퍼 레벨 번인 및 테스트 방법
제1도는 종래의 패키지 레벨 번인 시스템을 설명하기 위한 도면.
제2도는 종래의 패키지 레벨 번인 시스템의 번인 보드를 나타낸 도면.
제3도는 종래의 베어 칩 레벨 번인 시스템을 설명하기 위한 도면.
제4도는 본 발명에 의한 바람직한 일 실시예의 웨이퍼 레벨 번인 및 테스트 시스템을 설명하기 위한 도면.
제5도는 본 발명에 의한 다른 실시예의 웨이퍼 레벨 번인 및 테스트를 위한 웨이퍼 구조를 설명하기 위한 도면.
제6도는 제5도의 상세한 구조를 설명하기 위한 확대 상세도.
제7도는 본 발명의 또 다른 실시 예를 설명하기 위한 웨이퍼 구조의 확대 상세도.
제8도는 본 발명에 의한 정적 번인을 설명하기 위한 개념적은 회로 연결을 나타낸 도면.
제9도는 본 발명에 의한 동적 번인을 설명하기 위한 개념적인 회로 연결을 나타낸 도면.
제10도는 본 발명에 의한 동적 번인시에 인접 다이들 간의 상호 영향을 방지하기 위한 저항 구성을 설명하기 위한 도면.
본 발명은 번인 및 테스트 방법에 관한 것으로서, 특히 웨이퍼 레벨에서 번인 및 테스트가 가능한 방법에 관한 것이다.
최근에 전자 제품의 고속화, 다기능화, 소형화 추세에 따라서, 멀티 칩 모듈 및 하이 브리드 집적 회로와 같은 기능 모듈 실장 기술에 대한 연구가 활발히 진행되고 있다.
검사 공정에서 테스트와 핸들러를 가지고 제품을 테스트하지만 테스트 결과 양품으로 판저오디었다고 해서 신회성이 우수하도고 판정할 수는 없다. 즉, 제품이 세트 메이커에 가서 프린트 회로 기판 등에 세트화 된 직후에 초기치 불량이 상당히 발생할 수도 있다. 이와 같이 초기치 불량을 감소시키는 방법으로 초기 3개월간의 스트레스와 맞먹는 조건을 제품에 가하는 번인 공정을 거치게 된다.
일반적으로 종래의 번인 공정은 베어(bare) 칩을 패키지한 후 번인을 실시하여 왔는데 이는 멀티 칩 모듈, 하이브리드와 같은 다기능 패키지에서 상당한 테스트 수율을 저하시킬 뿌만 아니라 테스트 공정이 상당히 복잡해 진다. 따라서, 최근에는 이와 같은 문제점을 해결하기 위하여 베어 칩을 번인 할 수 있는 기술이 실현화 되었다. 그러나, 이 기술도 생산성(양산성)이 매우 떨어지고 테스트 메카니즘도 매우 복잡하다. 왜냐하며, 웨이퍼를 개별 칩으로 분리한 후 그 칩을 다시 조립에 응용하여야 하기 때문이다.
먼저, 제1도를 참조하여, 종래의 패키지 레벨 번인 공정을 살펴보면, 웨이퍼 제조 공정에서 양품 판정을 받은 개별 칩(10)들이 멀티 칩 모듈 방식으로 실장된 MCM 패키지(12)를 제2도의 번인 보드(20) 상의 번인 소켓(22)에 삽입하여 전기적으로 연결하고 테스트 장비의 테스트 소켓을 번인 보드(20)의 외부 단자(24)에 연결하고 번인 보드(20)는 온도와 전압을 가할 수 있는 번인 시스템에 넣는다.
그러나, 이와 같은 메카니즘으로 멀티 칩 모듈에 적용될 경우 제1도에 도시된 바와 같이 단 1개의 칩(14)이 스트레스로 인하여 실패될 경우에는 나머지 칩들이 양품이어도 쓸모없게 되는 문제가 생긴다. 따라서, 테스트 수율은 매우 저하되고 이로 인한 제조 원가가 매우 부담될 것이다.
그래서, 최근에는 실현화된 베어 칩 레벨 번인을 실시한 후 양품 칩을 패키징함으로써 테스트 수율을 높이는 기술이 사용되고 있다.
제3도에 도시한 바와 같이, 베어 칩 레벨 번인 시스템은 우선 웨이퍼를 개별의 칩(10)으로 분리하여야 하며 분리된 칩(10)을 번인을 실시하여야 하는데, 번인 시스템에 개별 칩을 로딩 및 언로딩 시키는 메카니즘이 매우 복잡할 뿐만 아니라, 번인 완료된 양품 칩을 다시 조립하여 패키지(30)를 형성하는데 있어 상당히 조립성 및 양산성이 떨어진다.
미국 특허 4,281,449에서는 베어 칩들이 개별 패키지된 다음에 번인 및 테스트되는 패키지 레벨 번인 시스템에서의 불량 칩의 패키지 비용을 절감시키기 위해 웨이퍼 레벨 번인 및 테스트 방법을 개시하고 있다. 상기 특허에서는 웨이퍼 공정의 마지막 단계에서 절연막에 패드 콘택홀을 형성한 다음에 마스크 공정 및 금속 배선 공정을 통해서 스크라이브 라인 상의 개별 집적회로 다이들의 사이의 웨이퍼 영역에 번인 바이어스를 위한 메탈 라인을 형성하고, 집적 회로 다이의 패드가 퓨즈어블 요소를 통해서 메탈 라인에 공통적으로 연결되고, 번인 후 휴즈어블 요소의 용단 여부를 테스트한 다음에 상기 마스크 공정의 마스크를 사용하여 스크라이브 라인 상에 형성된 메탈 라인을 제거한 다음에, 각 개별 다이의 회로 테스트를 수행한 다음에, 상기 마스크를 사용하여 절연층을 제거한 다음에, 스크라이빙 공정을 통해서 웨이퍼를 개별 다이로 쪼갠다. 그런 다음에 테스트 결과 양품인 다이만 패키징한다.
그러나, 상기 특허에서는 번인 과정에서 쇼트된 다이가 인접 다이에 줄 수 있는 바이어스 영향을 방지하기 위하여 퓨즈어블 요소를 사용하고 있고 번인 후에 회로 테스트를 위하여 다이들을 공통적으로 연결하고 있는 베탈 라인을 제거하는 공정이 필수적이므로 번인을 위한 웨이퍼 형성 과정 및 번인 과정이 복잡한 문제가 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해겨하기 위하여 간단한 웨이퍼 레벨 번인 및 테스트 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 방법은 다이들 사이의 웨이퍼 스크라이빙 영역에 각 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트용 금속 배선을 다이의 금속 배선 공정시에 동시에 형성하는 단계; 금속 배선을 통하여 웨이퍼 상의 모든 다이에 번인 바이어싱 전압을 공급하면서 번인 온도를 가하는 단계; 번인 후에 금속 배선을 통하여 웨이퍼 상의 각 다이의 회로를 테스트하여 양/불량 판정을 하는 단계; 테스트 후에 웨이퍼를 스크라이빙하여 각 개별 다이로 분리하는 단계를 구비하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예의 방법은 다이들 사이의 웨이퍼 스크라이빙 영역에 각 다이와 적어도 하나 이상의 번인 및 테스트용의 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트용 금속배선을 다이의 금속 배선 공정시에 동시에 형성하는 단계; 번인 및 테스트용 다이의 패드를 통하여 웨이퍼 상의 각 다이에 번인 바이어싱 전압을 공급하면서 번인 온도를 가하는 단계; 번인 후에 상기 번인 및 테스트 용 다이의 패드를 통하여 상기 번인 및 테스트용 다이의 회로를 테스트하여 웨이퍼의 모든 다이의 양/불량 판정을 하는 단계; 테스트 후에 웨이퍼를 스크라이빙하여 각 개별 다이로 분리하는 단계를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제4도를 참조하면, 본 발명의 웨이퍼 레벨 번인 및 테스트를 위한 일실시예의 번인 시스템은 웨이퍼 지지구(40)와 소켓(42)사이에 웨이퍼(44)가 지지되게 된다. 웨이퍼(44)에는 다이(46)들 사이의 웨이퍼 스크라이빙 영역에 각 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트용 금속 배선(48)이 형성되고, 소켓(42)에 삽입되고 금속 배선(48)과 연결되는 외부 단자 또는 전극(50)이 칩영역 외에 형성되며, 지지구(40)와 접촉되는 웨이퍼 가장 자리에는 지지링 영역(52)이 설정된다. 각 다이들은 금속 배선(48)과 저항(54)을 통하여 연결된다. 저항(54)은 불량인 다이가 공통 연결되는 다른 다이에 영향을 주는 것을 방지하기 위한 것이다.
여기서, 외부 단자의 외부 연결은 소켓 대신에 와이어링 방법에 의해 연결될 수도 있다.
제5도 및 제6도를 참조하면, 본 발명에 의한 다른 실시예에서는 상술한 일실시예와 다른 점은 번인 및 테스트 용 다이 (56)를 가지며 외부 단자(50)이 없는 대신에 외부 연결을 위하여 번인 및 테스트 용 다이의 패드에 프로브가 연결된다는 점이다.
제7도를 참조하면, 또 다른 실시예에서는 상술한 다른 실시예들과는 다르게 외부 단자(50)이나 번인 및 테스트용 다이(56) 대신에 금속 배선(48) 상에 외부 프로브 연결용 패드(58)가 형성된다는 점이다.
즉, 본 발명에서는 웨이퍼 상에서 번인을 실시하기 위해 두 가지 방법으로 구성하였다.
첫번째 방법은 전원이 연결되는 소케세 삽입하거나 와이어를 이용한 전기적 연결을 하는 방법이다.
두번째 방법은 프로브를 이용하여 별도의 번인용 메탈 패드에 전원을 가할 수 있도록 연결하는 방법이다.
상기 두 방법은 모두 기본적으로 칩 영역 외에 메탈 라인으로 형성한다. 이 매탈 라인은 칩상의 각 메탈 패드 또는 칩 영역 외의 케탈 패드에 연결됨으로서 각 메탈 패드에 전원을 가할 수 있도록 되어 있다. 만약, 일정한 온도에서 전원 전압만 가한 상태에서 입력 핀은 전원 전압 또는 접지 전압 상태로 출력 핀은 저항을 통한 전원 전압 또는 접지 전압 상태나 오픈한 상태로 번인을 하는 정적 번인을 제8도와 같이 구성할 수 있다.
또한, 일정한 온도에서 전원 전압을 가한 상태에서 입력 핀에 주파수가 실린 신호를 가하면서 번인을 하는 형태, 즉, 칩의 내부 동작을 시킨 상태에서 번인을 실시하는 다이나믹 번인 방식은 제9도와 같이 실시할 수 있다.
그리고, 다이나믹 번인 방식으로 구성할 경우 어느 한 칩이 불량될 경우 다른 칩에 영향을 줄 수 있으므로 제10도와 같이 각 소자 간에 저항을 삽입함으로써 불량 칩과 양품 칩이 정상적으로 번인이 가능하도록 하였다.
첫 번째 방법을 먼저, 구체적으로 설명하면, 각 메탈 라닝과 연결되는 외부 단자는 웨이퍼 상에서 소켓에 삽입되는 외부 단자에 직접 와이어링 할 수 있도록 웨이퍼 가장 자리에 위차힌다. 그리고 웨이퍼(44) 자체적으로 지지하는 힘이 없기 때문에 웨이퍼 지지링(52)을 별도로 구성하여 웨이퍼 지지구(40)가 지지링(52)를 지지하도록 되어 있다. 다이(46)들 사이의 웨이퍼 스크라이빙 영역에 각 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트용 금속 배선(48)을 다이의 금속 배선 공정시에 동시에 형성하고 금속 배선을 통하여 웨이퍼 상의 모든 다이에 번인 바이어싱 전압을 공급하면서 번인 온도를 가하기 위해 외부 단자(50)에 소켓 (42)을 삽입한 다음에 바이어스 전압 및 신호를 인가한다. 번인 후에 상기 금속 배선(48)을 토아여 웨이퍼 상의 각 다이의 회로를 테스트하여 양/불량 판정을 한 다음에 불량 다이는 마킹되고 칩 영역 외의 메탈 라인(48)은 스크라이빙에 의해 절단되어 제거되고 각 분리된 칩중 양품 칩만 패키징한다.
두 번째 방법은 첫 번째 방법과 마찬가지로 칩 영역 외에 별도의 소켓이나 와이어링을 하지 않고 번인 용 칩 상의 패드에 프로브와 연결하거나 칩 영역 외의 별도의 번인용 메탈 패드를 구성하여 프로브와 연결함으로서 번인을 실시한다. 번인 후에 금속 배선(48), 번인 및 테스트 용 다이(56) 또는 번인 및 테스트용 패드(58)를 개별 칩으로 분리하여 제거한다.
이상과 같이 본 발명에서는 웨이퍼 레벨에서 번인 및 테스트를 수행함으로써 멀티 칩 모듈 방식의 패키지 수율을 향상시킬 수 있고 다이의 금속 배선 공정 시에 번인 및 테스트 용 금속 배선이나 다이 또는 패드를 동시에 형성한 다음에 번인 및 테스트를 수행하고 웨이퍼 스크라이빙에 의해 이들을 제거함으로써 종래의 번인 및 테스트용 메탈 형성 마스크 공정이나 별도의 제거 공정이 불필요하므로 번인 및 테스트 공정이 매우 간단해 지고 불필요한 공정의 제거로 웨이퍼의 오염을 방지할 수 있어서 칩의 생산성 및 신뢰성을 향상시킬 수 있게 된다.

Claims (6)

  1. 다이들 사이의 웨이퍼 스크라이빙 영역에 각 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트 용 금속 배선을 다이의 금속 배선 공정 시에 동시에 형성하는 단계; 상기 금속 배선을 통하여 웨이퍼 상의 모든 다이에 번인 바이어싱 전압을 공급하면서 번인 온도를 가하는 단계; 상기 번인 후에 상기 금속 배선을 통하여 웨이퍼 상의 각 다이의 회로를 테스트하여 양/불량 판정을 하는 단계; 상기 테스트 후에 웨이퍼를 스크라이빙하여 각 개별 다이로 분리하는 단계를 구비하는 것을 특징으로 하는 웨이퍼 레벨 번인 및 테스트 방법.
  2. 제1항에 있어서, 상기 웨이퍼는 상기 번인 및 테스트용 금속 배선의 외부 연결 단자에 소켓이나 와이어를 연결하여 외부와 전기적으로 연결되는 것을 특징으로 하는 웨이퍼 레벨 번인 및 테스트 방법.
  3. 제1항에 있어서, 상기 웨이퍼는 상기 번인 및 테스트용 금속 배선의 프로브 연결 패드에 프로브를 연결하여 외부와 전기적으로 연결되는 것을 특징으로 하는 웨이퍼 레벨 번인 및 테스트 방법.
  4. 제1항에 있어서, 상기 금속 배선 중 각 다이의 전원 전압 패드와 접지 전압 패드를 각각 공통으로 연결하는 금속 배선의 양단에 전원 전압을 인가한 상태에서 각 다이의 입력 패드를 공통으로 연결하는 금속 배선에는 전원 전압(또는 접지 전압)을 인가하고 출력 패드를 공통으로 연결하는 금속 배선은 저항을 통한 전원 전압이나 접지 전압의 인가나 오픈 상태로 유지한 것을 특징으로 하는 웨이퍼 레벨 번인 및 테스트 방법.
  5. 제1항에 있어서, 상기 금속 배선 중 각 다이의 전원 전압 패드와 접지 전압 패드를 각각 공통으로 연결하는 금속 배선의 양단에 전원 전압을 인ㄴ가한 상태에서 각 다이의 입력 패드를 공통으로 연결하는 금속 배선에 신호를 인가하는 것을 특징으로 하는 웨이퍼 레벨 번인 및 테스트 방법.
  6. 다이들 사이의 웨이퍼 스크라이빙 영역에 각 다이와 적어도 하나 이상의 번인 및 테스트용의 다이의 동일 패드를 공통적으로 연결하기 위한 번인 및 테스트용 금속 배선을 다이의 금속 배선 공정시에 동시에 형성하는 단계; 상기 번인 및 테스트용 다이의 패드를 통하여 웨이퍼 상의 각 다이에 번인 바이어싱 전압을 공급하면서 번인 온도를 가하는 단계; 상기 번인 후에 상기 번인 및 테스트용 다이의 패드를 통하여 상기 번인 및 테스트용 다이의 회로를 테스트하여 웨이퍼의 모든 다이의 양/불량 판정을 하는 단계; 상기 테스트 후에 웨이퍼를 스크라이빙하여 각 개별 다이로 분리하는 단계를 구비하는 것을 특징으로 하는 웨이퍼 레벨 번인 및 테스는 방법.
KR1019950004581A 1995-03-07 1995-03-07 웨이퍼 레벨 번인 및 테스트 방법 KR0151836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004581A KR0151836B1 (ko) 1995-03-07 1995-03-07 웨이퍼 레벨 번인 및 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004581A KR0151836B1 (ko) 1995-03-07 1995-03-07 웨이퍼 레벨 번인 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR960035938A KR960035938A (ko) 1996-10-28
KR0151836B1 true KR0151836B1 (ko) 1998-12-01

Family

ID=19409317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004581A KR0151836B1 (ko) 1995-03-07 1995-03-07 웨이퍼 레벨 번인 및 테스트 방법

Country Status (1)

Country Link
KR (1) KR0151836B1 (ko)

Also Published As

Publication number Publication date
KR960035938A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
US6091254A (en) Universal wafer carrier for wafer level die burn-in
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
WO1999054932A1 (en) Leadless array package
US5897193A (en) Semiconductor wafer
US6278128B1 (en) Semiconductor device having external connection terminals formed in two-dimensional area
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
US6121063A (en) Method of testing a ball grid array IC
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
KR100193135B1 (ko) 웨이퍼 레벨 번인 테스트 방법
KR100216992B1 (ko) 복수의 전원배선이 형성된 검사용 기판
JPH10199943A (ja) 半導体集積回路装置の検査方法及びプローブカード
JP3474669B2 (ja) 半導体装置の検査方法及びプローブカード
US6337576B1 (en) Wafer-level burn-in
JP3674052B2 (ja) Icウェハおよびそれを用いたバーンイン方法
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
JPH06331654A (ja) プローブカードの製造方法
JP4114294B2 (ja) 半導体装置およびその検査方法
JP2001144152A (ja) ウエハおよび半導体装置の製造方法
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
JPH08335616A (ja) 半導体装置及びその検査方法
KR100576654B1 (ko) 웨이퍼 레벨 칩 스케일형 반도체 패키지
KR19980043645A (ko) 반도체 디바이스용 테스트 장치
KR0151827B1 (ko) 리드프레임을 이용한 노운 굳 다이 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee