KR0151827B1 - 리드프레임을 이용한 노운 굳 다이 제조방법 - Google Patents

리드프레임을 이용한 노운 굳 다이 제조방법 Download PDF

Info

Publication number
KR0151827B1
KR0151827B1 KR1019950008244A KR19950008244A KR0151827B1 KR 0151827 B1 KR0151827 B1 KR 0151827B1 KR 1019950008244 A KR1019950008244 A KR 1019950008244A KR 19950008244 A KR19950008244 A KR 19950008244A KR 0151827 B1 KR0151827 B1 KR 0151827B1
Authority
KR
South Korea
Prior art keywords
bare
chip
holder
lead frame
bare chips
Prior art date
Application number
KR1019950008244A
Other languages
English (en)
Other versions
KR960039243A (ko
Inventor
김일웅
조태제
김강수
장형찬
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950008244A priority Critical patent/KR0151827B1/ko
Publication of KR960039243A publication Critical patent/KR960039243A/ko
Application granted granted Critical
Publication of KR0151827B1 publication Critical patent/KR0151827B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 무결함의 베어 칩인 노운 굳 다이를 대량으로 제조할 수 있도록 홀더위에 하나의 리드프레임과 다수개의 베어 칩을 실장하여 와이어 본딩한 후 그 결과적 구조를 범프가 형성되어 있는 인쇄회로기판에 결합하고, 그 인쇄회로기판을 다시 검사 소켓에 삽입하여 전기적 및 번인 검사를 실시한 후, 인쇄회로기판을 분리시키고 와이어를 블레이드와 같은 절단수단으로 절단하여 다수개의 무결함 베어 칩, 즉 노운 굳 다이를 제조함으로써, 보통의 베어 칩과 기존의 반도체 패키지 조립장비를 이용하여 값싼 노운 굳 다이를 대량으로 제조할 수 있어 향후 멀티 칩 모듈 시장의 활성화에 크게 기여할 수 있는 효과가 있다.

Description

리드프레임을 이용한 노운 굳 다이 제조방법
제1a도는 본 발명에 따른 노운 굳 다이 제조에 사용되는 리드프레임의 사시도.
제1b도는 본 발명에 따른 노운 굳 다이 제조에 사용되는 홀더의 사시도.
제2도는 본 발명에 따른 노운 굳 다이 제조에 사용되는 인쇄히로기판의 평면도.
제3도는 본 발명에 따른 실시예로써, 리드프레임과 베어 칩을 실장한 홀더를 인쇄회로기판에 장착한 단면도.
제4도는 와이어의 절단공정을 도시한 모식도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 고정 테이프 12 : 리드
13 : 리드프레임 16 : 리드 고정핀
17 : 홀더 18 : 칩 위치 조정장치
19, 36 : 진공홀 20, 37 : 부전도성의 코팅막
24 : 관통홀 25, 31 : 범프
26, 33 : 인쇄회로기관 27, 32 : 탭
28 : 검사회로 배선 34 : 베어 칩
35 : 와이어 40 : 지지판
50 : 절단수단
본 발명은 노운 굳 다이(KGD ; Known Good Die)에 있어서, 특히 웨이퍼에서 분리된 다수개의 베어 칩들(Bare Chip)을 일괄적으로 전기적 및 번인 검사하여 결함이 없는 베어 칩인 노운 굳 다이를 제조하는 노운 굳 다이 제조방법에 관한 것이다.
일반적으로, 반도체 칩은 제조된 후에 제품의 신뢰성을 확인하기 위하여 각종 검사를 실시한다. 이러한 검사는 반도체 칩의 모든 입출력 단자를 검사 신호 발생회로와 연결하여 정상적인 동작 및 단선여부를 검사하는 전기적 검사와, 반도체 칩의 전원 입력단자 등 몇몇 입출력 단자들을 검사 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도와 전압 및 전류 등으로 스트레스를 인가하여 반도체 칩의 수명 및 결함 발생여부를 검사하는 번인 검사가 있다. 예를 들어, 디램(DRA, Dynamic Random, Access Memory)의 경우는 통산 번인 검사로 결합이 있는 기억회로와 기억셀 및 배선등을 검사한다.
일반적으로, 반도체 칩은 정상 상태에서 사용될 때 어떤 장애를 일으킬 우려가 있는 결함, 예를 들어 게이트 산화막의 절연 파괴 등이 있다면 번인 검사를 실시할 때 당해 제품에서 절연 파괴 등이 반드시 발생된다. 따라서 번인 검사는 베어 칩과 같은 반도체 칩 제품의 출하 전(前)에 미리 결함을 제조·제거함으로써 제품의 신뢰성을 보장하기 위한 것이다.
통상 전기적 및 번인 검사는 반도체 칩이 몰딩부재, 예를 들어 성형수지로 패키징된 상태에서 실시하게 되고, 웨이퍼에서 분리된 반도체 칩 상태로는 검사 신호 회로와의 전기적 연결이 어려워 전기적 및 번인 검사가 거의 불가능하다. 여기에서, 반도체 패키지의 기본형은 다이패드 위에 검사를 거치지 않은 반도체 칩이 실장되어 있으면, 반도체 칩의 본딩패드들과 리드들의 일단이 와이어로 연결되어 있고, 반도체 칩 및 와이어를 감싸 보호하는 반도체 패키지의 몸체가 형성되어 있다. 이와 같은 반도체 패키지의 몸체 외부로 리드들의 타단인 외부리드들이 돌출되어 있으며, 외부리드들이 삽입될 수 있는 소켓 구멍을 구비한 검사 소켓에 반도체 패키지의 외부리드들을 삽입한 후, 검사 소켓을 다시 번인 검사 기판에 장착하여 번인 검사를 실시한다. 그러나 전술한 바와 같은 반도체 패키지는 고밀도 실장에 한계가 있어 최근에는 패키지를 이용하지 않고 다수개의 베어 칩들을 절연 세라믹 기판위에 직접 실장하는 플립 칩(Flip Chip)본딩을 이용한 멀티 칩 제조기술이 개발되어, 고속, 대용량 및 소형이면서 고집적도를 구현할 수 있는 반도체 소자 조립방법이 제안되어 있다. 이들 중 대표적인 방법이 멀티 칩 모듈(MCM : Multi Chip Module)이다. 그러나, 멀티 칩 모듈의 활성화는 다음과 같은 기술적, 경제적 제약으로 한계를 맞고 있다. 즉, 종래의 단일 베어 칩 패키징 기술에 비하여 다수개의 베어 칩들이 내장되는 멀티 칩 모듈은 집적 규모는 커졌지만, 신뢰성이 검증되지 않은 베어 칩을 다수개 실장하므로 생산 수율은 현저히 낮아 생산비용이 매우 증대되는 문제점이 있다.
이하, 모든 검사를 마친 무결함의 베어 칩을 노운 굳 다이라 정의한다. 또한 여기에서 베어 칩이라 함은 플립 칩 또는 와이어 칩 등 웨이퍼에서 단일 칩으로 분리된 패키지 되지 않은 보통의 반도체 칩을 말한다. 이와 같은 노운 굳 다이를 사용함으로써 생산비용이 증대되는 등의 문제를 해결 할 수 있지만 현시점에서 노운 굳 다이의 가격이 매우 높아 멀티 칩 모듈의 활성화에 결정적 장애요인으로 작용하고 있다.
이와 같이 멀티 칩 모듈에 적용되는 노운 굳 다이의 중요성에 대한 인식이 높아가고 있음에도 불구하고, 저가의 노운 굳 다이를 대량 생산하는데는 상당한 난점이 있다. 즉, 웨이퍼 분리된 단일 베어 칩은 외부리드가 없으므로 상기 반도체 패키지 검사에 적용되는 검사 소켓을 이용할 수 없어, 베어 칩 상태에서 인쇄회로기판 상에 설치되기 이전에 전기적 및 번인 검사할 수 없는 문제점이 있다. 이러한 문제점을 해결하기 위한 기술로서, 핫 척 프로브(Hot Chuck Probe) 방법, 탭(TAB : Tape Automated bonding)방법, 플립 칩 검사 소켓 어댑터(Flip Chip Test Socket Adaptor)를 사용하는 방법, 웨이퍼 레벨 검사 방법 및 검사 하우징에 의한 제조방법 등 다양한 방법들이 개발되고 있다. 이들 방법들은 나름대로의 장점이 있으나 노운 굳 다이의 대량 생산을 위한 단가의 절감 측면에서 문제점을 갖고 있다. 이러한 방법들 중 탭 및 검사 소켓 어댑터를 사용하는 방법은 이미 보편화되어 있는 탭 기술을 사용할 수 있으며, 몰딩부재로 봉지 이전의 베어 칩 상태에서 검사를 가능하게 하는 장점이 있다. 그러나 단일 베어 칩의 본딩패드 위에 범프를 형성하는 공정은 고집적화에 따른 본딩패드간의 미세 피치화로 높은 정밀도를 요하는 고가의 장비가 필요하게 되며, 검사를 실시할 때 베어 칩을 개별적으로 다루어야 하기 때문에 베어 칩 핸들링이 어렵고, 소량의 베어 칩이 검사되므로 통상의 반도체 패키지에 비하여 단가가 매우 높은 문제점이 있다. 또한 탭 방법에 따른 테이프 캐리어는 한번 사용 후 재사용이 불가능하며, 검사 소켓 어댑터를 사용하는 방법은 검사 소켓의 구조가 복잡하여 제조가 매우 어려운 문제점이 있다. 웨이퍼 레벨 검사는 웨이퍼 상의 모든 칩에 접촉단자를 연결시킨 후 일괄적으로 검사를 실시하는 가장 이상적인 방법이지만, 모든 칩의 본딩패드들과 대응되는 접촉 단자의 제작이 현실적으로 불가능하며, 동일 기판에 따른 노이즈 발생 등의 문제점이 발생할 수 있다.
따라서, 본 발명의 목적은 반도체 제조공정을 이용하여 웨이퍼에서 분리된 다수개의 베어칩들을 리드프레임과 함께 홀더에 실장한 후, 홀더를 다시 범프가 형성된 인쇄회로기판에 결합하여 일괄적으로 전기적 및 번인 검사를 실시하여 모든 검사를 마친 무결함의 베어 칩인 노운 굳 다이를 대량으로 제조할 수 있는 노운 굳 다이제조방법을 제공하는 데 있다.
전술한 목적을 달성하기 위해 본 발명은, 본딩패드들이 형성된 다수개의 베어 칩들을 제조하는 단계와; 베어 칩들의 본딩패드들에 대응되며, 서로 절연되는 리드들이 형성된 리드프레임을 제조하는 단계와; 리드프레임 및 다수개의 베어 칩들이 실장되는 홀더를 제조하는 단계와; 리드프레임의 리드와 베어 칩의 본딩패드를 각각 와이어로 본딩하는 단계와; 다수개의 베어 칩들에 대응하는 관통홀들이 형성되어 있으며, 각 관통홀의 주변에 리드들에 대응되는 범프들이 형성된 인쇄회로기판을 제조하는 단계와; 각 관통홀에 베어 칩이 대응하도록 홀더를 인쇄회로기판에 결합한 후 전기적 및 번인 검사를 실시하는 단계와; 전기적 및 번인 검사를 통하여 결함이 있는 베어 칩을 검출하는 단계; 및 결합이 없는 베어 칩인 노운 굳 아이를 홀더로부터 분리하는 단계; 를 포함하는 것을 특징으로 하는 리드프레임을 이용한 노운 굳 다이 제조방법을 제공한다.
제1a도는 본 발명에 따른 노운 굳 다이 제조에 사용되는 리드프레임(13)의 사시도이다. 본 발명에서 사용되는 리드프레임(13)은 통상의 리드프레임 디자인 방법으로 형성된 것이다. 리드프레임(13)은 네 방향으로 형성된 리드들(12)을 구비하고 있다. 또한 리드프레임(13)은 통상의 리드프레임이 아니기 때문에 다이패드가 없고 각각의 리드들(12)은 고정 테이프(11)에 의해 고정되어 전기적으로 분리된(lsolated) 것이 특징이다. 또한, 리드프레임(13)은 이와 같이 각 베어 칩에 대응하는 유닛이 다수개 배열되어 있고, 리드프레임(13)의 치수 및 리드 고정 테이프(11)의 위치 정확도에 대한 허용오차를 크게 할 수 있기 때문에 매우 값싸게 제조할 수 있다. 제1b도는 리드프레임과 다수개의 베어 칩들이 실장되는 홀더(17)의 사시도이다. 본 발명에서 사용되는 홀더(17)는 리드고정핀(16), 진공홀(19), 칩 위치 조정장치(18), 개개의 리드가 전기적으로 분리될 수 있도록 하는 부전도성의 코팅막(20)등이 구비되어 있다.
제2도는 본 발명에 따른 노운 굳 다이를 검사하기 위한 인쇄회로기판(26)의 일 실시예를 나타내는 도면이다. 제2도를 참조하면, 인쇄회로기판(26)은 일정한 형태의 검사회로배선(28)이 형성되어 있으며, 검사회로배선(28)을 둘러싸고 있는 중심부에서 제1도의 홀더(17)에 실장되는 각 베어 칩이 대응하도록 관통홀들(24)이 형성되고, 또한 전기적 및 번인 검사를 실시함에 필요한 검사 소켓(도시되지 않음)에 삽입되는 탭(27)을 구비하고 있다. 본 발명에서의 인쇄회로기판(26)이 통상의 그것과 다른 점은 검사회로배선(28)의 한쪽 끝에 제1도의 리드(12)와 접촉하는 범프(25)를 갖고 있다는 것이다.
제 3도는 리드프레임과 칩(34)을 실장한 홀더(38)를 인쇄회로기판(33)에 결합한 상태를 단면도로 나타낸 것이다. 제 3도는 참조하여 본 발명에 따른 노운 굳 다이제조공정을 순서대로 설명하면 다음과 같다.
우선 홀더(38)에 리드프레임과 베어 칩(34)을 실장한다. 진공홀(36)을 통해 진공을 인가하여 베어 칩(34)을 홀더(38)의 코팅막(37)위에 고정한 후, 역시 코팅막(37)위에 실장되는 리드프레임의 각 리드(12)와 베어 칩(34)의 본딩패드를 와이어(35)로 연결한다. 이와 같은 과정을 거쳐 제공되는 홀더(38)를 고정나사(39)와 지지판(40)과 같은 고정수단을 이용하여 인쇄회로기판에(33)에 결합한다. 이때 인쇄회로기판(33)에 구비된 범프(31)와 리드프레임의 리드(12)가 접촉되어 진기적으로 연결되고 인쇄회로기판(33)의 탭(32)이 검사 소켓에 삽입되어 전기적 및 번인 검사가 실시된다. 이때 하나의 리드프레임과 다수개의 베어 칩들이 실장된 상태에서 일괄검사가 가능하므로 대량생산이 가능하게 된다. 다음은 본 발명에 따른 노운 굳 다이 제조방법의 마지막 단계로서, 전기적 및 번인검사가 완료된 후 베어 칩(34)의 각각의 본딩패드와 이에 대응하는 각각의 리드(12)를 전기적으로 연결하는 와이어(35)를 절단하는 공정을 실시한다.
와이어(35)의 절단공정은 제4도에 나타낸 바와 같은 절단수단(50)을 이용한다. 절단수단(50)은 끝 형상으로 끝단부에 날카로운 날을 구비하며, 텅스텐 카바이드 블레이드(Blade)에 다이아몬드를 코딩한 것 등을 사용할 수 있다. 그리고 절단수단(50)은 암(Arm ; 도식되지 않음)에 고정되어 전후·좌우·상하로 움직일 수 있게 되어 있다.
와이어가 절단된 후에 각 베어 칩의 본딩패드 위에는 절단된 금속볼이 남게 된다. 이것은 범프로 이용될 수도 있고 그 위에 다시 와이어 본딩이 실시될 수도 있다.
이상에서 설명한 본 발명에 따른 노운 굳 다이 제조방법의 효과를 요약하면 다음과 같다.
첫째, 보통의 베어 칩으로 전기적 및 번인 검사를 실시하여 제조한 무결함의 노운 굳 다이를 대량으로 제조할 수 있다.
둘째, 개별 베어 칩을 다루지 않고, 하나의 리드프레임과 다수개의 베어 칩들을 홀더에 실장하여 일괄적으로 검사룰 수행하므로 핸들링 과정에서 생길 수 있는 불량을 최소화할 수 있다.
셋째, 기존의 반도체 패키지 조립에 사용되는 장비가 본 발명에 그대로 사용되기 때문에 추가 설비를 요하지 않는다.
넷째, 표준화가 가능하고, 구매자의 요구에 부응하여 와이어 본딩용, 플립 칩용, 범프용으로 구분하여 사용될 수 있다.
다섯째, 와이어 본딩시 진공으로 칩을 고정하기 때문에 칩 뒷면에 접착제에 의한 오염이 전혀 없는 고신뢰성의 노운 굳 다이를 제조한다.
여섯째, 노운 굳 다이의 가격을 혁신적으로 낮출 수 있기 때문에 멀티 칩 모듈의 활성화에 결정적으로 기여한다.
따라서, 본 발명에 따른 제조방법에 의하면 통상의 반도체 패키지 조립장비와, 저가격의 리드프레임, 홀더, 인쇄회로기판을 사용하여 모든 검사를 마친 무결함의 베어 칩인 노운 굳 다이를 제조하여 제조함으로써 생산단가를 낮추고, 또한 이에 더하여 와이어 본딩용, 플립 칩용 등 다용도 및 고신뢰성을 보장하는 이점이 있다.

Claims (6)

  1. 본딩패드들이 형성된 다수개의 베어 칩들을 제조하는 단계와; 상기 베어 칩들의 본딩패드들에 대응되며, 서로 절연되는 리드들이 형성된 리드프레임을 제조하는 단계와; 상기 리드프레임 및 상기 다수개의 베어 칩들이 실장되는 홀더를 제조하는 단계와; 상기 리드프레임의 리드와 상기 베어 칩의 본딩패드를 각각 와이어로 본딩하는 단계와; 상기 다수개의 베어 칩들에 대응하는 관통홀들이 형성되어 있으며, 상기 각 관통홀의 주변에 상기 리드들에 대응되는 범프들이 형성된 인쇄회로기판을 제조하는 단계와; 상기 각 관통홀에 상기 베어 칩이 대응하도록 상기 홀더를 상기 인쇄회로기판에 결합한 후 전기적 및 번인 검사를 실시하는 단계와; 상기 전기적 및 번인 검사를 통하여 결합이 있는 베어 칩을 검출하는 단계; 및 결합이 없는 베어 칩인 노운 굳 다이를 상기 홀더로부터 분리하는 단계; 를 포함하는 것을 특징으로 하는 리드프레임을 이용한 노운 굳 다이 제조방법.
  2. 제1항에있어서, 상기 홀더는 상기 각 베어 칩에 대응하는 칩 위치 조정장치와 진공홀을 구비하고 있으며, 상기 다수개의 베어 칩들과 상기 리드프레임이 실장되는 면에 부전도성 코팅막이 형성된 것을 특징으로 하는 노운 굳 다이 제조방법.
  3. 제2항에 있어서, 상기 각 베어 칩은 상기 진공홀을 통하여 진공이 인가되어 상기 홀더에 실장되는 것을 특징으로 하는 노운 굳 다이 제조 방법.
  4. 제3항에 있어서, 상기 홀더는 고정나사와 지지판을 통하여 상기 인쇄회로기판에 결합되며, 상기 각 범프는 대응하는 상기 리드에 접촉되는 것을 특징으로 하는 노운 굳 다이 제조방법.
  5. 제1항에 있어서, 상기 와이어는 상기 전기적 및 번인 검사가 실시된 후에 절단수단에 의해 상기 본딩패드에서 분리되는 것을 특징으로 하는 노운 굳 다이 제조방법.
  6. 제5항에 있어서, 상기 절단수단은 텅스텐 카바이드 블레이드인 것을 특징으로 하는 노운 굳 다이 제조방법.
KR1019950008244A 1995-04-10 1995-04-10 리드프레임을 이용한 노운 굳 다이 제조방법 KR0151827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008244A KR0151827B1 (ko) 1995-04-10 1995-04-10 리드프레임을 이용한 노운 굳 다이 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008244A KR0151827B1 (ko) 1995-04-10 1995-04-10 리드프레임을 이용한 노운 굳 다이 제조방법

Publications (2)

Publication Number Publication Date
KR960039243A KR960039243A (ko) 1996-11-21
KR0151827B1 true KR0151827B1 (ko) 1998-12-01

Family

ID=19411821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008244A KR0151827B1 (ko) 1995-04-10 1995-04-10 리드프레임을 이용한 노운 굳 다이 제조방법

Country Status (1)

Country Link
KR (1) KR0151827B1 (ko)

Also Published As

Publication number Publication date
KR960039243A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
JP2960649B2 (ja) Kgdアレイ用テストアセンブリ
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
KR960008514B1 (ko) 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US5998865A (en) Loc simm
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
KR960000793B1 (ko) 노운 굳 다이 어레이 및 그 제조방법
EP1017094A2 (en) Wafer-level package and a method of manufacturing thereof
JP2004138405A (ja) 半導体装置測定用プローブ
JP2846813B2 (ja) バーンインソケット及びこれを使ったバーンインテスト方法
US6677668B1 (en) Configuration for testing a substrate mounted with a most performance-demanding integrated circuit
US6278128B1 (en) Semiconductor device having external connection terminals formed in two-dimensional area
KR100687687B1 (ko) 멀티칩 모듈 패키징 방법
US8586983B2 (en) Semiconductor chip embedded with a test circuit
US5940680A (en) Method for manufacturing known good die array having solder bumps
KR0151827B1 (ko) 리드프레임을 이용한 노운 굳 다이 제조방법
KR102366589B1 (ko) 시스템 보드의 dut 특성 분석용 일체형 인터포저
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2004138391A (ja) 半導体装置の製造方法
US6121063A (en) Method of testing a ball grid array IC
KR0141453B1 (ko) 노운 굳 다이의 제조장치와 제조방법
KR0181102B1 (ko) 핀과 본딩 패드가 직접 전기적 연결되는 노운 굿 다이 제조 장치
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
KR0179094B1 (ko) 노운 굿 다이 검사용 장치
KR0169819B1 (ko) 본딩 패드와 내부리드가 직접 전기적 연결되는 노운 굿 다이 제조 장치
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee