JP2004045325A - バーンインボードとバーンイン試験方法 - Google Patents
バーンインボードとバーンイン試験方法 Download PDFInfo
- Publication number
- JP2004045325A JP2004045325A JP2002205680A JP2002205680A JP2004045325A JP 2004045325 A JP2004045325 A JP 2004045325A JP 2002205680 A JP2002205680 A JP 2002205680A JP 2002205680 A JP2002205680 A JP 2002205680A JP 2004045325 A JP2004045325 A JP 2004045325A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- terminal
- semiconductor device
- test
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】搭載された半導体デバイス20に検査用電圧を印加する第一の端子2と、該第一の端子2に印加された該検査用電圧が該半導体デバイス20を通り出力される複数の第二の端子4とを有するバーンインソケット51と、該第二の端子4を、検査用電圧の出力を表示する表示手段5または該半導体デバイス20に検査用電圧を供給する試験用電圧源9に接続する切り換えスイッチとを備えたバーンインボード50を構成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体デバイスのバーンイン装置に関する。
【0002】
【従来の技術】
多数個の半導体デバイスを装着して熱ストレスや電気的なストレスをかけて行うエージング試験のことをバーンイン試験と呼び、エージングをかける装置を一般にバーンイン装置と称している。
従来の半導体デバイスのエージング試験を行うバーンイン装置について説明する。図3は、従来のバーンイン装置の概観図である。また、図4は従来のバーンインボードの半導体デバイスを搭載するバーンインソケットの配置例を示す図である。
【0003】
バーンイン装置40は、バーンインソケット51に図示しない半導体デバイスが装着された多数のバーンインボード50を装着する複数のチャンバー槽41−1、41−2、──41−Nと、半導体デバイスにかける熱ストレスおよび電気的なストレスを制御するコントローラ部42とから構成される。
検査を行う多数の半導体デバイスが装着されたバーンインボード50は、コネクタ52を介してチャンバー槽41−Nに設置され、コントローラ部42の制御にしたがって熱ストレスおよび電気的なストレスがかけられる。
【0004】
図2に、従来のバーンイン装置に装着するバーンインボードの配線例を示す。なお、バーンインボードに装着する半導体デバイスは例えば30〜100個と多数であるが、ここでは配線を示すことが目的であるため、半導体デバイスを装着するバーンインソケットが3個の場合を示している。ここで、1は電源供給端子、2は接地端子、3は信号端子、7は電圧源をそれぞれ示している。
【0005】
図中にみられるように、バーンインボード上の各バーンインソケットには、電源供給端子1、接地端子2、およびバーンイン時に動作信号を印加する信号端子3からの配線が接続されており、電源供給端子1と接地端子2の間に電位が加えられ、信号端子からはバーンイン設定信号が与えられてバーンインが実施される。
【0006】
なお、半導体デバイス内部のプルアップ抵抗やプルダウン抵抗によってバーンイン設定を行う場合には、信号端子からの配線がない場合もある。
従来、バーンインソケットへの半導体デバイスの装着状態を確認する方法としては、目視や触覚による確認や出力波形からの確認が一般的に行われていた。しかし、BGA(Ball Grid Array)、QFP(Quad Flat Package)等で用いられているオープン型のバーンインソケットでは、目視や触覚による方法ではバーンインソケットに隠れて接合部が見えないこともあるため、判断しきれない場合が出てきている。
【0007】
また、端子ピッチの微細化が進み、QFP品で斜め差しによる接続不良があった場合、電源を印加すると端子間が短絡し、過大な電流が流れることによって発煙したり、場合によっては絶縁基板を損傷するという問題が発生している。したがって、コンタクトに問題がないことを確認するために、特別な装置を必要とせずにこの確認が行えるようにすることが要求されていた。
【0008】
この要求に対し、特開2001−21611には、コンタクトチェックのための特別なユニットを用いないで半導体デバイスのコンタクトチェックを行う半導体試験装置が開示されている。
この改良された半導体試験装置のブロック図を図5に、構成図を図6に示す。ここで、10は電圧を印加する装置ドライバ、20は半導体デバイス、21は入力保護回路、22−1、22−2、──22−N(以降では、一括して22と表示する)はデバイスピン、23は接地端子ピン、24は電源ピン、25は出力端子をそれぞれ示している。
【0009】
すなわち、図示しないバーンインソケットの信号ピンに所定の電圧を印加する電圧印加手段である装置ドライバ10と、コンタクト検出手段である出力端子25とから構成され、半導体デバイス20がバーンインボードのバーンインソケットに装着される。
半導体デバイスは、必要に応じて複数のデバイスピンを有しており、接地端子ピン23および電源ピン24を必ず備えている。また、半導体デバイス20の内部には各デバイスピン22を介して信号から内部素子を保護する入力保護回路21が設けられている。
【0010】
半導体デバイスがバーンインソケットに装着されると、半導体デバイスの各デバイスピンおよび接地端子ピン、電源ピンは、対応するバーンインソケットの信号ピンを介してバーンインボードとコンタクトする。装置ドライバは、バーンインボードのバーンインソケットに装着された半導体デバイスの所定のデバイスピンに対応するバーンインソケットの信号ピンに所定の電圧を印加する。
【0011】
しかしこの方法では、所定の電圧を印加する信号ピンは順次選択して切り換えながらコンタクトチェックを行わねばならず、作業性が悪い。さらに、入力保護回路を持たない半導体デバイスには採用できない。
【0012】
【発明が解決しようとする課題】
以上のことから、入力保護回路を持たない半導体デバイスであっても、正規の試験用電圧を印加する前に半導体デバイスの装着状態を容易に確認できることが必要である。
本発明は、この問題を解決するための手段を提供することを目的とする。
【0013】
【課題を解決するための手段】
上に述べた課題は、本発明の請求項1によれば、搭載された半導体デバイスに検査用電圧を印加する第一の端子と、該第一の端子に印加された該検査用電圧が該半導体デバイスを通り出力される複数の第二の端子とを有するバーンインソケットと、該第二の端子を、該検査用電圧の出力を表示する表示手段または該半導体デバイスに試験用電圧を供給する試験用電源に接続する切り換えスイッチとを備えたバーンインボードとすることで達成される。
【0014】
すなわち、搭載された半導体デバイスに検査用電圧を印加する第一の端子と、第一の端子に印加された検査用電圧が半導体デバイスを通り出力される複数の第二の端子とを有するバーンインソケットに、第二の端子を、検査用電圧の出力を表示する表示手段または半導体デバイスに試験用電圧を供給する試験用電源に接続する切り換えスイッチを備えることにより、表示手段を介した接続で検査用電圧を加えて装着状態が良好であることが確認された後に、第二の端子を表示手段を介さずにバーンイン試験のために印加される試験用電圧を供給する試験用電源に接続することで、装着状態が良好でないときには半導体デバイスにバーンイン用の試験電圧を印加することがないので、半導体デバイスに悪影響を与えることなく正常なバーンインを実施することができる。
【0015】
【発明の実施の形態】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。
本発明では、通常の半導体デバイスにおいて、半導体デバイス内部の接地端子のライン、すなわち第一の端子のラインが共通していることを利用している。
【0016】
図1は本発明によるバーンインボードの装着状態を検査する際の接続を示す図である。
また、図7はバーンインソケットに搭載した半導体デバイスの接続例を示す図である。なお、バーンインボードには多数のバーンインソケットが搭載されているが、図1には一つのバーンインソケットだけを表示している。
【0017】
ここで、従来例と共通の構成要素は同じ符号で示している。なお、バーンインソケット端子の電源供給端子1、接地端子である第一の端子2、信号端子3への接続については従来通りの結線を行う。
なお、第一の端子2として半導体デバイスの接地端子を用い、バーンインソケットのコーナー部の接地端子を第二の端子4として用いている。図中にはバーンインソケットのコーナー部の接地端子だけを第二の端子4とする場合を代表して示している。
【0018】
半導体デバイスが傾いて装着されると接続不良が発生する。半導体デバイスの端面は4つあり、各々の面には多数の接地端子があるが、半導体デバイスが傾いて装着されると4つのコーナーの何れかで接続不良が発生し、接続不良となるバーンインソケットのコーナーの両側または一方の接地端子が接続不良となるのが殆どである。
【0019】
このことから、コーナー部の接地端子、すなわち第二の端子4の接続が確認できれば問題ないと考えて良い。しかし、これに限定されるものではない。
本発明は、バーンイン動作中の第二の端子4のグランドとしての機能強化のために、バーンイン実施に際しては第二の端子4からの接続を切り換えスイッチ6により、表示手段を介しての接続から表示手段を介さずに試験用電圧を供給する試験用電圧源9に接続するようにしたものである。
【0020】
バーンインを実施する半導体デバイスを各バーンインソケットに挿入した後、第一の端子2と第二の端子4の間に検査用電圧を検査用電圧源8で印加すると、接続状態が良好ならば半導体デバイス内部の接地端子を介して配線が結ばれ、各第二の端子4に接続された表示手段5(例えば電球やLEDなど)が全て点灯することになる。一方、斜め差し等により正しく装着さていないと、接続不良を起こしているたとえばコーナー部の表示手段は点灯しない。
【0021】
このように、表示手段の点灯の有無で半導体デバイスの装着状態を容易に判断することができ、また、この接続状態の検査を行う際に、半導体デバイスに試験用電圧を印加しないようにしたため、装着に不具合があった場合でも半導体デバイスに悪影響を与えることはない。
この装着状態を確認した後に、切り換えスイッチ6を切り換え、良好であったバーンインボードを搭載して試験用電圧を試験用電圧源9で印加してバーンインを実施すればよい。なお、バーンイン中、第二の端子4はオープン状態としても構わないが、ノイズを拾う恐れがあるので、接地端子2に接続するのが好ましい。
【0022】
こうすることにより、バーンイン中にノイズの影響を受けることがなくなるという効果が得られる。
なお、実施例ではQFPタイプのパッケージ品について述べたが、BGAタイプのパッケージ品の場合には、パッケージの中央部からも接続端子を引き出しているために、パッケージに反りが生じて接続不良を起こすことがあるので、各コーナ部に加え、パッケージの中央付近も装着状態の検査の対象として加えておくことが好ましい。
【0023】
【発明の効果】
以上説明したように、本発明によれば従来のバーンインボードに若干の回路および表示手段を付加するだけで、バーンインソケットへの半導体デバイスの装着状態の良否を容易に検出することが可能となり、製品の安定化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明によるバーンインボードの装着状態を検査する際の接続を示す図。
【図2】従来のバーンイン装置に装着するバーンインボードの配線例を示す図。
【図3】従来のバーンイン装置の概観図。
【図4】従来のバーンインボードの半導体デバイスを搭載するバーンインソケットの配置例を示す図。
【図5】改良された半導体試験装置のブロック図。
【図6】改良された半導体試験装置の構成図。
【図7】バーンインソケットに搭載した半導体デバイスの接続例を示す図。
【符号の説明】
1 電源供給端子
2 第一の端子
3 信号端子
4 第二の端子
5 表示手段
6 切り換えスイッチ
7 電圧源
8 検査用電圧源
9 試験用電圧源
10 装置ドライバ
20 半導体デバイス
21 入力保護回路
22、22−1、22−2、──22−N デバイスピン
23 接地端子ピン
24 電源ピン
25 出力端子
40 バーンイン装置
41−1、41−2、──41−N チャンバ槽
42 コントローラ部
50 バーンインボード
51 バーンインソケット
52 コネクタ
Claims (2)
- 搭載された半導体デバイスに検査用電圧を印加する第一の端子と、該第一の端子に印加された該検査用電圧が該半導体デバイスを通り出力される複数の第二の端子とを有するバーンインソケットと、
該第二の端子を、該検査用電圧の出力を表示する表示手段または該半導体デバイスに試験用電圧を供給する試験用電源に接続する切り換えスイッチと
を備えたことを特徴とするバーンインボード。 - 請求項1記載のバーンインソケットを用いて半導体デバイスに試験用電圧を供給して行うバーンイン試験方法において、
該半導体デバイスを第一の端子および第二の端子を有する該バーンインソケットに搭載する工程と、
次いで、該第一の端子に印加された該検査用電圧が該半導体デバイスを通して出力される該第二の端子に、出力を表示する表示手段を接続する工程と、
次いで、該第一の端子に該検査用電圧を印加する工程と、
次いで、表示がなされたら該第二の端子から該表示手段を介さずに該半導体デバイスに該試験用電圧を供給してバーンイン試験を行う工程と
を含むことを特徴とするバーンイン試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205680A JP2004045325A (ja) | 2002-07-15 | 2002-07-15 | バーンインボードとバーンイン試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205680A JP2004045325A (ja) | 2002-07-15 | 2002-07-15 | バーンインボードとバーンイン試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004045325A true JP2004045325A (ja) | 2004-02-12 |
Family
ID=31710920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002205680A Pending JP2004045325A (ja) | 2002-07-15 | 2002-07-15 | バーンインボードとバーンイン試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004045325A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006058077A (ja) * | 2004-08-18 | 2006-03-02 | Sharp Corp | バーンイン装置およびバーンイン試験方法 |
TWI748431B (zh) * | 2020-04-30 | 2021-12-01 | 伊士博國際商業股份有限公司 | 具有子系統之老化板 |
CN114325345A (zh) * | 2022-01-04 | 2022-04-12 | 上海季丰电子股份有限公司 | 老化机和老化机的接口板 |
-
2002
- 2002-07-15 JP JP2002205680A patent/JP2004045325A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006058077A (ja) * | 2004-08-18 | 2006-03-02 | Sharp Corp | バーンイン装置およびバーンイン試験方法 |
TWI748431B (zh) * | 2020-04-30 | 2021-12-01 | 伊士博國際商業股份有限公司 | 具有子系統之老化板 |
CN114325345A (zh) * | 2022-01-04 | 2022-04-12 | 上海季丰电子股份有限公司 | 老化机和老化机的接口板 |
CN114325345B (zh) * | 2022-01-04 | 2023-12-15 | 上海季丰电子股份有限公司 | 老化机和老化机的接口板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734683B2 (en) | Method and apparatus for in-circuit testing of sockets | |
US6181146B1 (en) | Burn-in board | |
JP2004045325A (ja) | バーンインボードとバーンイン試験方法 | |
CN101097229A (zh) | 检测治具 | |
JP2012173598A (ja) | 液晶表示装置 | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP2608208B2 (ja) | 半導体回路素子とその試験処理方法 | |
KR20060133242A (ko) | 액정표시장치 및 이의 테스트 장치와 이의 테스트방법 | |
KR100816796B1 (ko) | 반도체 디바이스 테스트 시스템 | |
JP3483130B2 (ja) | 集積回路の検査方法 | |
US20050024220A1 (en) | Built-in circuitry and method to test connectivity to integrated circuit | |
JP2003004795A (ja) | 集積回路の基板接続検査方式 | |
KR100435166B1 (ko) | 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템 | |
JPH02118470A (ja) | バーンイン装置 | |
JP2001228191A (ja) | Lsiはんだ接続構造及びそれに用いるlsiはんだ付け部接続異常検出方法 | |
JP2008112027A (ja) | 液晶表示パネル用検査治具 | |
JP2004301658A (ja) | 基板検査装置 | |
TWI755174B (zh) | 自動測試裝置及其執行方法 | |
JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
KR100439832B1 (ko) | 반도체집적회로검사장치 | |
JPS61203656A (ja) | 集積回路ケ−ス | |
JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
JPH06174786A (ja) | バーンインボード | |
JPH09159728A (ja) | プリント基板の試験方法 | |
JP2010212133A (ja) | 接続不良検知方法、電源装置及び検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
A621 | Written request for application examination |
Effective date: 20050315 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060912 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061003 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |