JPS6325573A - 集積回路のテストボ−ド - Google Patents
集積回路のテストボ−ドInfo
- Publication number
- JPS6325573A JPS6325573A JP61168022A JP16802286A JPS6325573A JP S6325573 A JPS6325573 A JP S6325573A JP 61168022 A JP61168022 A JP 61168022A JP 16802286 A JP16802286 A JP 16802286A JP S6325573 A JPS6325573 A JP S6325573A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pin
- semiconductor integrated
- pins
- test board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 49
- 238000005452 bending Methods 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 4
- 239000011796 hollow space material Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路等の検査のためのテストボー
ドに係り、特にPGA(ピングリッドアレイ)タイプに
パッケージされた半導体集積回路の検査のために用いて
好適な集積回路のテストボードに関する。
ドに係り、特にPGA(ピングリッドアレイ)タイプに
パッケージされた半導体集積回路の検査のために用いて
好適な集積回路のテストボードに関する。
従来、半導体集積回路検査用のテストボードとして、例
えば、実開昭60−129677号公報に開示されたよ
5なテストボードが知られている。この従来技術による
テストボードは、テストボードに付設されたテスト用ピ
ンを半導体集積回路のピンまたはインターポーザのピン
の先端に接触させるように構成され、さらに、位置決め
用に3本以上のテスト用ピンの先端を漏斗状に形成して
構成されていた。
えば、実開昭60−129677号公報に開示されたよ
5なテストボードが知られている。この従来技術による
テストボードは、テストボードに付設されたテスト用ピ
ンを半導体集積回路のピンまたはインターポーザのピン
の先端に接触させるように構成され、さらに、位置決め
用に3本以上のテスト用ピンの先端を漏斗状に形成して
構成されていた。
しかし、この従来技術によるテストボードは、半導体集
積回路のピンの先端を利用するため、半導体集積回路の
検査に際して、半導体集積回路のピンを曲げてしまうお
それがある等の問題点があった。
積回路のピンの先端を利用するため、半導体集積回路の
検査に際して、半導体集積回路のピンを曲げてしまうお
それがある等の問題点があった。
本発明の目的は、PGAタイプにパッケージされた半導
体集積回路のピンの寸法特性を利用して、半導体集積回
路ピンに損傷を与えることなく、半導体集積回路Dピン
とテストボードのテスト用ピンとの電気的な接触を確実
に行うことができる集 ゛積回路のテストボードを提供
することにある。
体集積回路のピンの寸法特性を利用して、半導体集積回
路ピンに損傷を与えることなく、半導体集積回路Dピン
とテストボードのテスト用ピンとの電気的な接触を確実
に行うことができる集 ゛積回路のテストボードを提供
することにある。
本発明によれば、前記目的は、集積回路のテストボード
に付設されたテスト用ピンの中心部ニ、半導体集積回路
のピンを収めることのできる中空部を設けることKより
達成することができる。
に付設されたテスト用ピンの中心部ニ、半導体集積回路
のピンを収めることのできる中空部を設けることKより
達成することができる。
セラミック基板にピンを付設して成るPGAタイプにパ
ッケージされた半導体集積回路のピン付方法は、貫通ピ
ン方式と突き当てピン方式とが知られており、通常いず
れの場合も、ピン径より相当に大きいピン付はパッドを
基板表面に用意して、このパッドを利用してピンをロー
付けしている。
ッケージされた半導体集積回路のピン付方法は、貫通ピ
ン方式と突き当てピン方式とが知られており、通常いず
れの場合も、ピン径より相当に大きいピン付はパッドを
基板表面に用意して、このパッドを利用してピンをロー
付けしている。
また、有機材料基材のプリント板の貫通スルーホールに
ピンを圧入する方式においても、スルーホールの周囲に
パッドを形成するのが普通である。
ピンを圧入する方式においても、スルーホールの周囲に
パッドを形成するのが普通である。
このようなピン構造を有する半導体集積回路を本発明に
よる集積回路のテストボードを用いて検査する場合、半
導体集積回路のピンは、本発明による集積回路のテスト
ボードのテスト用ピンの中心部に設けた中空部内に収ま
り、テスト用ピン先端の円周部が、半導体集積回路のピ
ンをロー接している前述のパッドと接触することになる
。すなわち、本発明によれば、半導体集積回路のピンと
本発明によるテストボードのテスト用ピンとの接触は、
半導体集積回路のピンの先端ではなく、ピン付はパッド
部とテスト用ピンの先端の円周部で行われることになり
、確実な電気的接触を得ることができる。また、半導体
集積回路のピンは、テスト用ピンの中空部に収められる
ので、不要な力が加えられることもなく、損傷を受ける
ことがないO 〔実施例〕 以下、本発明による集積回路のテストボードについて、
図示の実施例により詳細に説明する。
よる集積回路のテストボードを用いて検査する場合、半
導体集積回路のピンは、本発明による集積回路のテスト
ボードのテスト用ピンの中心部に設けた中空部内に収ま
り、テスト用ピン先端の円周部が、半導体集積回路のピ
ンをロー接している前述のパッドと接触することになる
。すなわち、本発明によれば、半導体集積回路のピンと
本発明によるテストボードのテスト用ピンとの接触は、
半導体集積回路のピンの先端ではなく、ピン付はパッド
部とテスト用ピンの先端の円周部で行われることになり
、確実な電気的接触を得ることができる。また、半導体
集積回路のピンは、テスト用ピンの中空部に収められる
ので、不要な力が加えられることもなく、損傷を受ける
ことがないO 〔実施例〕 以下、本発明による集積回路のテストボードについて、
図示の実施例により詳細に説明する。
第1図は、本発明による集積回路のテストボードの一実
施例を示すものであり、テストボード上に付設されたテ
スト用ピンの中心部に設げられた中空部に半導体集積回
路のピンが収められた場合の断面図を示している。図に
おいて、1はテスト用ピン、2はプランジャソケット、
3はテストボード基材、4はスプリング、5は半導体集
積回路のピン、6はピン付はパッド、7は半導体集積回
路のベース、8はケーブルである。
施例を示すものであり、テストボード上に付設されたテ
スト用ピンの中心部に設げられた中空部に半導体集積回
路のピンが収められた場合の断面図を示している。図に
おいて、1はテスト用ピン、2はプランジャソケット、
3はテストボード基材、4はスプリング、5は半導体集
積回路のピン、6はピン付はパッド、7は半導体集積回
路のベース、8はケーブルである。
第1図において、テスト用ピン1は、その中心部に中空
部が設げられて構成され、テスト用ピン全体は、スプリ
ング4が内挿されたプランジャソケット2内にプランジ
ャ様に納められている。プランジャソケット2は、テス
トボード基材3に検査すべき半導体集積回路のピン配置
に対応して複数個設けられる。半導体集積回路の検査の
際、半導体集積回路のピン5の全ては、図示のように本
発明によるテストボードの対応するテスト用ピン1の中
心部沈設けられた中空部に収められる。半導体集積回路
と本発明によるテストボードを介する検査装置との接続
は、半導体集積回路のベース7に設けられたピン付はパ
ッド6と、テスト用ピン1の先端部に形成される円周部
とが接触することにより得られ、プランジャソケット2
またはスプリング4、およびケーブル8を介して行われ
る。
部が設げられて構成され、テスト用ピン全体は、スプリ
ング4が内挿されたプランジャソケット2内にプランジ
ャ様に納められている。プランジャソケット2は、テス
トボード基材3に検査すべき半導体集積回路のピン配置
に対応して複数個設けられる。半導体集積回路の検査の
際、半導体集積回路のピン5の全ては、図示のように本
発明によるテストボードの対応するテスト用ピン1の中
心部沈設けられた中空部に収められる。半導体集積回路
と本発明によるテストボードを介する検査装置との接続
は、半導体集積回路のベース7に設けられたピン付はパ
ッド6と、テスト用ピン1の先端部に形成される円周部
とが接触することにより得られ、プランジャソケット2
またはスプリング4、およびケーブル8を介して行われ
る。
このように構成される本発明による集積回路のテストボ
ードは、半導体集積回路の検査時に、半導体集積回路の
ピン5に直接力が加わることのない構造であるため、半
導体集積回路のピン5を曲げてしまうようなことがない
。
ードは、半導体集積回路の検査時に、半導体集積回路の
ピン5に直接力が加わることのない構造であるため、半
導体集積回路のピン5を曲げてしまうようなことがない
。
また、本発明によるテストボードな用いた半導体集積回
路の検査時、ピン付はパッド6とテスト用ピン1との間
の導通を確保するために要求される荷重は、真空吸引ま
たは半導体集積回路全体の加圧によって加えられるが、
この荷重は全て半導体集積回路のベース7に加わること
になるため、半導体集積回路のベース強度を増強するこ
とにより、充分な接触圧を確保することができる。
路の検査時、ピン付はパッド6とテスト用ピン1との間
の導通を確保するために要求される荷重は、真空吸引ま
たは半導体集積回路全体の加圧によって加えられるが、
この荷重は全て半導体集積回路のベース7に加わること
になるため、半導体集積回路のベース強度を増強するこ
とにより、充分な接触圧を確保することができる。
前述した本発明の実施例において、テスト用ピン1の中
心部に設けられた中空部の長さは、テスト用ピン1の先
端部に形成された円周部と半導体集積回路のベース7に
設けられたピン付はパッド6とが接触できるように、半
導体集積回路のピン5の長さに応じて定めればよく、少
なくとも1!+!以上の長さとなる。また、本発明の実
施例において、テスト用ピン1の中心部に設けられた中
空部の内径寸法を、半導体集積回路のピン5の直径に対
して適宜調整すると、半導体集積回路のピン5の矯正機
能を持たせることができる。
心部に設けられた中空部の長さは、テスト用ピン1の先
端部に形成された円周部と半導体集積回路のベース7に
設けられたピン付はパッド6とが接触できるように、半
導体集積回路のピン5の長さに応じて定めればよく、少
なくとも1!+!以上の長さとなる。また、本発明の実
施例において、テスト用ピン1の中心部に設けられた中
空部の内径寸法を、半導体集積回路のピン5の直径に対
して適宜調整すると、半導体集積回路のピン5の矯正機
能を持たせることができる。
以上説明したように、本発明によれは、PGAタイプに
パッケージングされた半導体集積回路等の検査に際し、
半導体集積回路のピンに荷重を加えることなく、電気的
なテストを行うことができるので、半導体集積回路のピ
ンを曲げてしまう等の恐れがない。また、半導体集積回
路との接触にピン付はバードを用い、接触圧確保用の荷
重が半導体集積回路のベースに加わるようにしたため、
ベースの強度を大きくすることにより、半導体集積回路
の多ピン化にも容易に対応することができる。
パッケージングされた半導体集積回路等の検査に際し、
半導体集積回路のピンに荷重を加えることなく、電気的
なテストを行うことができるので、半導体集積回路のピ
ンを曲げてしまう等の恐れがない。また、半導体集積回
路との接触にピン付はバードを用い、接触圧確保用の荷
重が半導体集積回路のベースに加わるようにしたため、
ベースの強度を大きくすることにより、半導体集積回路
の多ピン化にも容易に対応することができる。
第1図は本発明による集積回路のテストボードの一実施
例を示す図である。 1・・・・・・テスト用ピン、2・・・・・・プランジ
ャソケット、3・・・・・・テストボード基材、4・・
・・・・スプリング、5・・・・・・半導体集積回路の
ピン、6・・・・・・ピン付はバッド、7・・・・・・
半導体集積回路のベース、8・・・・・・ケーブル。
例を示す図である。 1・・・・・・テスト用ピン、2・・・・・・プランジ
ャソケット、3・・・・・・テストボード基材、4・・
・・・・スプリング、5・・・・・・半導体集積回路の
ピン、6・・・・・・ピン付はバッド、7・・・・・・
半導体集積回路のベース、8・・・・・・ケーブル。
Claims (1)
- 1、テストボード基材に、集積回路のピンに接触させる
テスト用ピンを複数個付設して成る集積回路のテストボ
ードにおいて、前記テスト用ピンは、その中心部に長さ
1mm以上の中空部を設けて構成されることを特徴とす
る集積回路のテストボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61168022A JPS6325573A (ja) | 1986-07-18 | 1986-07-18 | 集積回路のテストボ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61168022A JPS6325573A (ja) | 1986-07-18 | 1986-07-18 | 集積回路のテストボ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6325573A true JPS6325573A (ja) | 1988-02-03 |
Family
ID=15860357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61168022A Pending JPS6325573A (ja) | 1986-07-18 | 1986-07-18 | 集積回路のテストボ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6325573A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146781U (ja) * | 1989-05-16 | 1990-12-13 | ||
JP2007034711A (ja) * | 2005-07-27 | 2007-02-08 | Brother Ind Ltd | 無線通信媒体及び無線通信装置並びに無線通信システム |
JP2009171070A (ja) * | 2008-01-11 | 2009-07-30 | Sony Corp | アンテナモジュール、通信装置及び通信システム |
US8240562B2 (en) | 2007-11-09 | 2012-08-14 | Sony Corporation | Communication apparatus, communication method, antenna module and communication system |
-
1986
- 1986-07-18 JP JP61168022A patent/JPS6325573A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02146781U (ja) * | 1989-05-16 | 1990-12-13 | ||
JPH0620309Y2 (ja) * | 1989-05-16 | 1994-05-25 | 日本電気株式会社 | Lsiソケット |
JP2007034711A (ja) * | 2005-07-27 | 2007-02-08 | Brother Ind Ltd | 無線通信媒体及び無線通信装置並びに無線通信システム |
US8240562B2 (en) | 2007-11-09 | 2012-08-14 | Sony Corporation | Communication apparatus, communication method, antenna module and communication system |
JP2009171070A (ja) * | 2008-01-11 | 2009-07-30 | Sony Corp | アンテナモジュール、通信装置及び通信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2901603B1 (ja) | 電子部品導電シート | |
JPH10142291A (ja) | Ic試験装置 | |
JPS6325573A (ja) | 集積回路のテストボ−ド | |
JPH1010191A (ja) | コネクタおよびそれを用いる半導体検査方法ならびに装置 | |
JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
JPS61182237A (ja) | プロ−ブカ−ド | |
JPH0725722Y2 (ja) | 電子部品用ソケット | |
JP2002156387A (ja) | 半導体測定装置のコンタクトピン | |
JPH0566243A (ja) | Lsi評価用治具 | |
JPS6041729Y2 (ja) | ウエハプロ−ブカ−ド | |
JPS626653B2 (ja) | ||
JP2759451B2 (ja) | プリント基板検査治具 | |
JPH0310628Y2 (ja) | ||
JPS6340391A (ja) | 表面実装プリント配線板 | |
JPH11102764A (ja) | アダプターボード | |
JPH022956A (ja) | Pga基板検査装置におけるプリント配線のショート電極 | |
JP2556129B2 (ja) | フレキシブルプローブカード | |
JPH0346578A (ja) | 半導体装置のバイアス印加試験用ソケット | |
JPS63168579A (ja) | 電子回路の試験方法 | |
KR19980020459U (ko) | 반도체 패키지 검사용 로드보드 | |
JPS63233548A (ja) | 半導体用ダイソ−タプロ−ブカ−ド | |
JPH0523538U (ja) | Ic用ソケツト | |
JP2001091561A (ja) | ソケット部品の検査方法 | |
JPH0559322U (ja) | 電子部品実装基板の接続具 | |
JPH05264653A (ja) | Soj型icソケット |