JPH01253663A - バーンイン方法及びバーンイン用ボード - Google Patents

バーンイン方法及びバーンイン用ボード

Info

Publication number
JPH01253663A
JPH01253663A JP63080364A JP8036488A JPH01253663A JP H01253663 A JPH01253663 A JP H01253663A JP 63080364 A JP63080364 A JP 63080364A JP 8036488 A JP8036488 A JP 8036488A JP H01253663 A JPH01253663 A JP H01253663A
Authority
JP
Japan
Prior art keywords
burn
board
carrier type
type tray
ics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63080364A
Other languages
English (en)
Inventor
Katsumune Hayashi
克宗 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP63080364A priority Critical patent/JPH01253663A/ja
Publication of JPH01253663A publication Critical patent/JPH01253663A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体集積回路素子(IC)の製造に係り、特
にICの環境検査のバーンイン装置に関する。
[従来の技術及び発明が解決しようとする課題]ICは
ウェハ上に形成されたICチップの電気的特性をウェハ
プローバで試験後各チップに切断分離され、モールディ
ング、リードフオーム等の工程を経て組立されている。
組立完了したICはマガジンスティックあるいはキャリ
ア型トレー等で保持され、ハンドラを用いて、ICテス
タで導通試験が行われる。導通試験の結果による良品は
さらにエージング装置であるバーンインチャンバにより
一定時間、品種に応じた電圧が印加される。
このようなエージングの後、再びハンドラにより常温、
高温、低温等種々の条件で電気的特性を測定されこれら
の環境に耐久性を有するものを良品とし、製品として出
荷されている。
従来、組立終了したICの検査工程は、第3図(a)に
図示のキャリア型トレー及び第3図(b)に図示のマガ
ジンスティック等にICを保持してハンドラにかけられ
、ハンドラに接続されたICテスタでオープン・ショー
トチエツクが行われ、次のバーンイン工程では被試験デ
バイスであるICは第4図の斜視図及び第5図の断面図
に図示のバーンインボー1・1に移し替えられ、バーン
インボード1を第6図に図示のバーンインチャンバに装
填してバーンインが行われる。バーンインボード]は被
試験デバイスであるIC2のリード線3と接触するソケ
ッ1〜4を有し、ソケソ1−4はバーンインチャンバの
端子(図示せず)と接続されるコネクタ5にそれぞれ接
続され、コネクタ5をバーンインチャンバの端子に接続
することによりバーンインチャンバによりIC2が電圧
印加されるようになっている。バーンインが終了後行わ
れるハンドラでの温度変化による環境試験の際は、IC
はバーンインボードから再び第3図のキャリア型1−レ
ーあるいはマガジンスティックに対し替えられて行われ
る。被試験デバイスの移し替えはインサータ/リジェク
タ等の装置によって行うかあるいはオペレータがその都
度ソケッI〜への抜き差しを手作業で行っている。しか
し、インサータ/リジェクタ等の装置は非常に高価であ
り、またオペレータの手作業で行う場合は非常に時間を
要し、稼動効率が著しく低下するという欠点があった。
本発明の目的は以」二のような欠点を解消し、工程の簡
素化をはかることにより稼動効率のよい、しかも安価な
半導体集積回路素子の検査工程を提供することを目的と
する。
[課題を解決するための手段] 本発明のバーンイン方法は上記の目的を達成すめ、複数
の半導体集積回路素子を保持したキャリア型トレーを、
前記素子とバーンイン装置とを電気的に接続させるため
のバーンイン用ボーIくに固定して、前記素子をキャリ
ア型トLノーで保持した状態でバーンインを行うことを
特徴とし、さらに前記バーンイン方法を実施する本発明
のバーンイン用ボードは前記素子のり−1・線とそれぞ
れ接触するコンタクトードードと、該コンタクl−リ−
1−とバーンイン装置とを電気的に接続させるコネクタ
と、前記キャリア型I・レーを係止する係止手段とを有
することを特徴とする。
[実施例] 本発明のバーンイン用ボードの一実施例を第1図の斜視
図及び第2図の断面図を参照して説明する。
第1図において、キャリア型トレー10ばIC2のり−
1・線3が下方に突出しでI C2を保持するH型穿孔
工]を有し複数のIC2を保持可能な構造に形成される
一方、バーンイン用ボードコ1はキャリア型トレー10
に保持されたIC2のリード線3とそれぞれ接触するよ
うなコンタクトリード12を有し、バーンインチャンバ
の端子と電気的に接続されるコネクタ5がコンタク1へ
リードj2と接続されて設けられる。バーンイン用ボー
[り11は絶縁基板で形成され通常Be−Cu等で形成
したコンタクトリード12が植設される。キャリア型ト
レー10及びバーンイン用ボード1」はIC2のリード
線3とコンタク1へり−Iく12がそれぞれ接触するよ
うバーンイン用ボード11に設けたガイ1(ピン13a
をキャリア型トレー]Oに設けたガイ1く穴13bに挿
入したり、ラッチ14等の係止手段により固定する。第
2図にI C2,を支持したキャリア型トレー10とバ
ーンイン用ボード11−が係止手段ラッチ14により固
定された状態の断面図を示す。このような状態でバーン
インチャンバの端子とバーンイン用ボード11−のコネ
クタ5を接続することによりIC2はバーンインチャン
バと電気的に接続され、電圧印加される。
以上説明したバーンイン用ボードは本発明の一実施例で
あって本発明のバーンイン用ボードはICとバーンイン
装置を導通させるものであって形状及び係止手段等は上
記実施例に限定されるものではない。また、キャリア型
1ヘレーも上記実施例に限らす公知のものであってもよ
い。
−に記実施例のバーンイン用ボー1へを用いた本発明の
バーンイン方法を説明する。多段階の製造工程の後、組
立完了したICは第1図に図示のキャリア型I−レー1
0に多数収納され、ハンドラでオープン、ショー1〜チ
エツクがなされる。ハンドラで検査されたICのうち、
不良品についてはマツプ処理がなされ、コンピュータに
記憶される。その後、バーンイン用ボード11に係止手
段14によりキャリア型トレー10を固定させ、ICを
バーンインボードに移し替えることなくキャリア型トレ
ー10に保持したままバーンインチャンバに搬送し、一
定時間例えば20時間あるいは40〜80時間等電圧印
加が行われる。バーンイン終了後、バーンイン用ボード
11の係止手段14を解除してキャリア型トレー10か
らバーンイン用ボード11を取り外すのみで、キャリア
型l〜レーに再び移し替えるという操作をせずにキャリ
ア型I・レー10に保持されたIC2の環境検査を行う
ため常温、高温例えば125℃あるいは低温例えば−2
0℃の環境でハンドラによる測定を実施することができ
る。この特売のオープン・ショー1へチエツクで不良と
なったICについてはマツプ処理のデータに基き検査を
省略して行い、最終的に良品のみがマツプ処理で判別さ
れ、稼動効率を向」ニさせることができる。
[発明の効果] 以上説明したように本発明のバーンイン方法及びバーン
イン用ボー1〜装置によれば、1つのキャリア型I−レ
ーでICを保持したままハンドラ及びバーンイン及び種
々の環境検査工程に搬送することが可能となり、バーン
インの際にはバーンインチャンバと素子を接続するため
の基板をキャリア型トレーに固定するだけでICをバー
ンインボー1〜に移し替える工程を省略することができ
る。ICを移し替えるための高価なインサータ/リジェ
クタ等の装置も不必要になり経済的である。又、手作業
でICを移し替えることもなくなり稼動効率の向」二を
はかることができる。
【図面の簡単な説明】
第1図及び第2図は本発明のバーンイン用ボー1くの一
実施例を示す図、第3図(a)は従来のキャリア型I−
レーを示す図、第3図(b)は従来のマガジンスティッ
クを示す図、第4図及び第5図はそれぞれ従来のバーン
インボードを示す図、第6図は本発明が適用されるバー
ンイン装置の斜視図である。 2・・・・・・・・半恋体集積回路素子3・・・・・・
・・リード線 5・・・・・・・・コネクタ 10・・・・・・キャリア型1ヘレー 11・・・・・・バーンイン用ボード 12・・・・・・コンタクドリー1〜 13a、13b・・・・・・ガイドピン及びガイ1く穴
14・・・・・・ラッチ 代理人 弁理士  守 谷 −雄

Claims (1)

  1. 【特許請求の範囲】 1、複数の半導体集積回路素子を保持したキャリア型ト
    レーを、前記素子とバーンイン装置とを電気的に接続さ
    せるためのバーンイン用ボードに固定して、前記素子を
    キャリア型トレーで保持した状態でバーンインを行うこ
    とを特徴とするバーンイン方法。 2、キャリア型トレーに保持された複数の半導体集積回
    路素子の各リード線とそれぞれ接触するコンタクトリー
    ドと、該コンタクトリードとバーンイン装置とを電気的
    に接続させるコネクタと、前記キャリア型トレーを係止
    する係止手段とを有することを特徴とするバーンイン用
    ボード。
JP63080364A 1988-04-01 1988-04-01 バーンイン方法及びバーンイン用ボード Pending JPH01253663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63080364A JPH01253663A (ja) 1988-04-01 1988-04-01 バーンイン方法及びバーンイン用ボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63080364A JPH01253663A (ja) 1988-04-01 1988-04-01 バーンイン方法及びバーンイン用ボード

Publications (1)

Publication Number Publication Date
JPH01253663A true JPH01253663A (ja) 1989-10-09

Family

ID=13716205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63080364A Pending JPH01253663A (ja) 1988-04-01 1988-04-01 バーンイン方法及びバーンイン用ボード

Country Status (1)

Country Link
JP (1) JPH01253663A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688544B1 (ko) * 2005-04-20 2007-03-02 삼성전자주식회사 반도체 패키지의 번인 스트레스 테스트 모듈
KR100715459B1 (ko) * 2005-09-12 2007-05-07 학교법인 포항공과대학교 반도체 패키지용 테스트 핸들러의 캐리어 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278082A (ja) * 1985-09-24 1987-04-10 日立東部セミコンダクタ株式会社 半導体装置運搬具
JPS6329273A (ja) * 1986-07-22 1988-02-06 Mitsubishi Electric Corp バ−ンイン基板
JPS636364B2 (ja) * 1981-03-31 1988-02-09 Hitachi Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636364B2 (ja) * 1981-03-31 1988-02-09 Hitachi Ltd
JPS6278082A (ja) * 1985-09-24 1987-04-10 日立東部セミコンダクタ株式会社 半導体装置運搬具
JPS6329273A (ja) * 1986-07-22 1988-02-06 Mitsubishi Electric Corp バ−ンイン基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688544B1 (ko) * 2005-04-20 2007-03-02 삼성전자주식회사 반도체 패키지의 번인 스트레스 테스트 모듈
KR100715459B1 (ko) * 2005-09-12 2007-05-07 학교법인 포항공과대학교 반도체 패키지용 테스트 핸들러의 캐리어 모듈

Similar Documents

Publication Publication Date Title
US5859539A (en) Universal wafer carrier for wafer level die burn-in
US6815967B2 (en) In-tray burn-in board, device and test assembly for testing integrated circuit devices in situ on processing trays
US6825685B2 (en) Method and system for wafer level testing and burning-in semiconductor components
US5539324A (en) Universal wafer carrier for wafer level die burn-in
JPH09503577A (ja) バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理
US5517036A (en) Tape carrier, and test apparatus for the same
KR100510501B1 (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
JPH01253663A (ja) バーンイン方法及びバーンイン用ボード
US7511520B2 (en) Universal wafer carrier for wafer level die burn-in
JP2913344B2 (ja) 半導体素子の検査装置及び検査方法。
JP2908470B2 (ja) Icの検査方法
US20020043984A1 (en) Support carrier for temporarily attaching integrated circuit chips to a chip carrier and method
JPH03102848A (ja) 半導体装置のエージング方法
JP3249833B2 (ja) ハンドラー装置
JP3012242B2 (ja) 半導体集積回路の製造方法
JPS61194375A (ja) ソケツト
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
JPS5918864B2 (ja) 半導体ウエハ−検査装置
TW202411656A (zh) 自動試驗裝置及其介面裝置
KR19980044043A (ko) 반도체 디바이스용 테스트 장치
KR19980043645A (ko) 반도체 디바이스용 테스트 장치
JPH0636387B2 (ja) ソケツト
JPH0629361A (ja) 非実装ダイ用ウエハー・レベル・バーン・イン
JPH10206497A (ja) Ic試験ボードの検査方法及び検査装置及びアダプタ