JP2908470B2 - Icの検査方法 - Google Patents

Icの検査方法

Info

Publication number
JP2908470B2
JP2908470B2 JP1144347A JP14434789A JP2908470B2 JP 2908470 B2 JP2908470 B2 JP 2908470B2 JP 1144347 A JP1144347 A JP 1144347A JP 14434789 A JP14434789 A JP 14434789A JP 2908470 B2 JP2908470 B2 JP 2908470B2
Authority
JP
Japan
Prior art keywords
socket
board
ics
handler
socket board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1144347A
Other languages
English (en)
Other versions
JPH039280A (ja
Inventor
雄次 池田
力 巳亦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1144347A priority Critical patent/JP2908470B2/ja
Publication of JPH039280A publication Critical patent/JPH039280A/ja
Application granted granted Critical
Publication of JP2908470B2 publication Critical patent/JP2908470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多連フレキシブルハンドラにおけるテスト
部とのコンタクト方法に適用して有効なICの検査技術に
関する。
〔従来の技術〕
この種の技術について記載されている例としては、昭
和62年11月18日、工業調査会発行「超LSI製造・試験装
置ガイドブック、1988年版(電子材料別冊)」P216〜P2
23がある。
上記文献にも記載されているように、一般的なICの検
査・選別を行うICハンドラでは、テスト部(テスタ)に
付属したパフォーマンスボード上にテスティング用のソ
ケットを多数個配列したソケットボードを固定し、その
ソケットに対して被検査物であるICを挿入して該ICとテ
スタとのコンタクトを実現していた。
ところで、この種のソケットボードへのICの挿入は自
動挿入装置等を用いて同一規格のICの多数個分について
同時に行われる。そのため、該ICハンドラで処理するIC
の品種を変更する際には、ソケットならびにソケットボ
ードをICの規格に対応したものに変更する必要があっ
た。
また、上記の点に鑑みて、品種交換を容易にするため
ソケットボードをパフォーマンスボード上から分離し
て、ソケットボードの単位でハンドラ内部を循環させて
ICのテストを行う技術も提案されている。この技術で
は、ソケットボードとパフォーマンスボードとのコンタ
クトは第5図に示すようなポゴピン51とランド部56によ
る接続方式となっている。このポゴピン51の構造につい
て簡単に説明すると、図示しないソケットボードより突
出させているピン基部52の先端には導電性の金属で構成
されたストッパカバー53が装着されており、該ストッパ
カバー53は内部に収容された螺旋ばね54の付勢力によっ
て同図下方に付勢されている。ストッパカバー53の先端
には電極ピン55が固定されており、該電極ピン55の先端
がテスタ、すなわちパフォーマンスボード側のランド部
56と接触する構造となっている。
〔発明が解決しようとする課題〕
ところが、前者の個別のICをソケットボードに挿入す
る方法では、品種交換に際して、ソケットボードがパフ
ォーマンスボード上に固定されているため、その取り外
しに時間がかかり、場合によってパフォーマンスボード
自体をICハンドラから取り外さなければならず、品種交
換の要処理時間によって少量多品種製品の検査・選別効
率を大幅に低下させる要因となっていた。
また、後者のソケットボードをパフォーマンスボード
から分離した技術では、品種交換は前者の技術に較べて
容易とはなるものの、ソケットボードとテスタ側との電
気的な導通を第5図に示すようなポゴピン51による軸方
向での接触方式としているため、両者の接続はいわば点
接触となっており、例えばポゴピン51(電極ピン55)ま
たはランド部56の酸化、あるいはポゴピン51のランド部
56に対する付勢力のばらつき等により導通信頼性に欠け
る場合があり、テスト結果に不良を生じた場合、IC自体
の不良なのかICハンドラのコンタクト不良なのか判別し
にくく、信頼性の高いIC検査・選別が難しかった。
本発明の目的は、短時間で品種交換を可能にするとと
もに、ICハンドラにおける検査・選別信頼性を高めるこ
とのできる技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、概ね次のとおりである。
すなわち、ソケット本体と導電性金属からなる接触子
とで構成されたマザーソケットが配置されたパフォーマ
ンスボートとテスト部とを有したICハンドラを用いて、
異なる品種のICを検査、選別するICの検査方法であっ
て、一方の主面にICが挿入される複数のソケットが配列
され、他方の主面に上記マザーソケットの接触子に対応
した電極ピンが設けられたソケットボードをICの品種毎
に準備し、上記ソケットボードの複数のソケットにそれ
ぞれに被検査対象のICを装着し、複数のICが接着された
上記ソケットボードを、上記ソケットボードの電極ピン
が上記マザーソケットの接触子に付勢接触するように、
上記パフォーマンスボードに位置決めし、しかる後、上
記ICハンドラにより個々のICの検査および選別を行うも
のである。
〔作用〕
上記した手段によれば、電極(たとえば電極ピン)の
延設方向(軸方向)の略垂直方向から付勢されるソケッ
トによってソケットボードとテスタとの電気的導通が実
現されているため、螺旋ばねを内蔵した付勢構造のポゴ
ピンによる接触にに較べて電気的導通を確実に行うこと
ができ、ICの検査,選別信頼性を高めることができる。
特に、上記した手段においては、ソケットボードが被
検査対象のICの品種毎に準備されるので、異なる品種の
ICを効率的に検査することができる。
〔実施例〕
第1図は本実施例のICハンドラにおけるコンタクト部
分を示す断面図、第2図は本実施例のICハンドラの全体
構造を示す斜視図、第3図(a)〜(c)は本実施例の
検査・選別対象となるICのパッケージ形式を示す説明
図、第4図は本実施例による検査・選別工程を示すフロ
ー図でる。
本実施例のICハンドラ1は、第2図に示すような水平
搬送型のICハンドラ1であり、被検査対象物であるIC2
をソケットボード3上に供給するローダ部4と、2箇所
の測定部5a,5b、およびアンローダ部6とで構成されて
おり、ローダ部4からアンローダ部6へのソケットボー
ド3の搬送はコンベア機構7によって行われる。
ローダ部4には真空吸着手段8を備えたピックアップ
ロボット機構10が設けられており、順次供給されるソケ
ットボード3に対して被検査対象のIC2を装着する作業
が行われる。ソケットボード3にはたとえば8列2行の
合計16個のソケット11が装着されており、該16個分のソ
ケット11にIC2が装着された状態でソケットボード3が
所定方向(第2図では左下から右上方向)に搬送され
る。
本実施例における被検査IC2は、例えばロジック,メ
モリ素子として用いられるものであり、そのパッケージ
形式について例示すると、第3図(a)に示すように、
DIP(Dual Inline Package),同図(b)のZIP(Zig−
zag Inline Package)もしくは同図(c)のSOJ(Small
Outline J−bendlead)形式等があるが、以下の第1図
に示すソケットボード3ではSOJ形式のIC2を用いた場合
で説明している。
次に、本実施例におけるソケットボード3とテスタ側
(パフォーマンスボード12)とのコンタクト方法につい
て第1図を用いて詳細に説明する。
本実施例のICハンドラ1における2箇所の測定部5a,5
bには、それぞれパフォーマンスボード12が固定されて
おり、該パフォーマンスボード12上にはマザーソケット
13が取付けられている。マザーソケット13は、絶縁樹脂
等からなるソケット本体14と導電性金属からなる接触子
15とで構成されており、該接触子15は図示しないテスタ
等の検査・評価手段と導通されている。
上記接触子15のソケット開口側は一対に分岐(15aと1
5b)しており、両接触子15a,15bは自身の弾性により互
いの方向に付勢されている。
上記パフォーマンスボード12上に配置されるソケット
ボード3は、プリント配線基板あるいはセラミック等で
構成されるボード本体16と、被検査IC2用のソケット11
とで構成されている。第1図において、ボード本体16の
下面からは電極ピン17が突出形成されており、この電極
ピン17は上記被検査IC2用ソケット11のソケット電極18
と導通されている。
被検査IC2用のソケット11には前述のようにSOJ形式の
IC2が装着されており、J字形状に加工されたリード2a
と上記ソケット電極18とが付勢接触されて該IC2に対し
て電源の供給、テスト信号の入出力が可能となってい
る。
第1図に示すように、本実施例ではパフォーマンスボ
ード12に対してソケットボード3が着脱可能な構造とな
っており、ソケットボード3の単位で一群のIC2の検査
を順次実行可能となっている。したがって、ソケットボ
ード3としては、電極ピン17の間隔等で規格を統一した
ボード本体16でかつ被検査IC2用のソケット11の形式が
異なるものを複数種用意しておくことによって、IC2の
品種交換が極めて容易となる。
また、ソケットボード3のパフォーマンスボード12と
のコンタクト方式は、上記第1図に説明したように、ソ
ケットボード3側の電極ピン17の軸方向(延設方向)に
対して略垂直方向からパフォーマンスボード12側の両接
触子15a,15bが付勢することによって、該電極ピン17を
保持・導通する、いわゆるソケット方式によるコンタク
トであるため、電気的な導通が確実となり、第2図で説
明したポゴピン51によるコンタクトのように接触不良等
を生じるおそれがない。
次に、本実施例のICハンドラ1における検査・選別工
程の概略を第4図を用いて説明する。
まず、ローダ部4にソケットボード3が載置される
と、ピックアップロボット機構10によってIC2がソケッ
トボード3上のソケット11に装着される。ソケットボー
ド3上の全てのソケット11にIC2を装着した状態で、ソ
ケットボード3はコンベア機構7によって第1の測定部
5aに送られる。第1の測定部5aでは、第1図に示したよ
うに、パフォーマンスボード12上にソケットボード3が
位置決めされ、ソケット11内のIC2に対して電源の供給
および検査信号の入出力が行われる。このときに、IC2
の動作状態がパフォーマンスボード12を通じてICハンド
ラ1内の図示しないテスタによって測定され、各IC2に
ついての評価値がICハンドラ内の記憶部(図示せず)に
記録される。
上記と同様に、あるいは異なった測定をさらに第2の
測定部5bで行った後、ソケットボード3はアンローダ部
6に送られる。
アンローダ部6では、ピックアップロボット機構10を
制御してソケットボード3上より1個ずつIC2を抜き取
るとともに、上記記憶部より読み出した該IC2の評価値
に基づいて、IC2を評価値毎(たとえば8段階程度)に
分類し、各段階毎に用意されたトレー等の収容手段20に
分類収納する。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、上記実施例ではソケットボード3側に電極
ピン17を立設し、これに対応するテスタ側(パフォーマ
ンスボード側)に接触子15を設けた構造で説明したが、
テスタ側に電極ピンを立設し、他方のテスタ側に接触子
を設けたものであってもよい。
また、ソケットボード3上に配置されたソケット11と
してはSOJ形式のパッケージ構造に対応したもので説明
したが、これに限らずDIP,PLCC,ZIP等のソケットであっ
てもよい。
以上の説明では主として本発明者によってなされた発
明をその利用分野である、いわゆるICハンドラに適用し
た場合について説明したが、これに限定されるものでは
なく、他のIC検査装置等にも適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、ソケットボードの単位で品種交換が可能で
あるため、品種交換時の処理時間を短縮でき、異なる品
種のICを効率良く検査できる。
また、品種毎に準備されたソケットボードの電極ピン
がマザーソケットの接触子に付勢接触することによって
ソケットボードとテスタとの電気的導通が実現されてい
るため、螺旋ばねを内蔵した付勢構造のポゴピンによる
接触に較べて電気的導通を確実に行うことができ、ICの
検査・選別信頼性を高めることができる。
【図面の簡単な説明】 第1図は本発明のICの検査方法を実施するICハンドラに
おけるコンタクト部分を示す断面図、 第2図は本実施例のICハンドラの全体構造を示す斜視
図、 第3図(a)〜(c)は本実施例の検査・選別対象とな
るICのパッケージ形式を示す説明図、 第4図は本実施例による検査・選別工程を示すフロー
図、 第5図は従来技術におけるポゴピンの構造を示す断面図
である。 1……ICハンドラ、2a……リード、3……ソケットボー
ド、4……ローダ部、5a……測定部、5b……測定部、6
……アンローダ部、7……コンベア機構、8……真空吸
着手段、10……ピックアップロボット機構、11……ソケ
ット、12……パフォーマンスボード、13……マザーソケ
ット、14……ソケット本体、、15a,15b……両接触子、1
6……ボード本体、17……電極ピン、18……ソケット電
極、20……収容手段、51……ポゴピン、52……ピン基
部、53……ストッパカバー、54……螺旋ばね、55……電
極ピン、56……ランド部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−73074(JP,A) 特開 昭62−11172(JP,A) 特開 平2−253178(JP,A) 特開 昭62−169062(JP,A) 実開 昭59−3378(JP,U) 実開 昭61−158882(JP,U) (58)調査した分野(Int.Cl.6,DB名) G01R 31/26 H01L 21/66

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ソケット本体と導電性金属からなる接触子
    とで構成されたマザーソケットが配置されたパフォーマ
    ンスボートとテスト部とを有したICハンドラを用いて、
    異なる品種のICを検査、選別するICの検査方法であっ
    て、一方の主面にICが挿入される複数のソケットが配列
    され、他方の主面に上記マザーソケットの接触子に対応
    した電極ピンが設けられたソケットボードをICの品種毎
    に準備し、上記ソケットボードの複数のソケットにそれ
    ぞれに被検査対象のICを装着し、複数のICが接着された
    上記ソケットボードを、上記ソケットボードの電極ピン
    が上記マザーソケットの接触子に付勢接触するように、
    上記パフォーマンスボードに位置決めし、しかる後、上
    記ICハンドラにより個々のICの検査および選別を行うこ
    とを特徴とするICの検査方法。
JP1144347A 1989-06-07 1989-06-07 Icの検査方法 Expired - Lifetime JP2908470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1144347A JP2908470B2 (ja) 1989-06-07 1989-06-07 Icの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1144347A JP2908470B2 (ja) 1989-06-07 1989-06-07 Icの検査方法

Publications (2)

Publication Number Publication Date
JPH039280A JPH039280A (ja) 1991-01-17
JP2908470B2 true JP2908470B2 (ja) 1999-06-21

Family

ID=15359992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1144347A Expired - Lifetime JP2908470B2 (ja) 1989-06-07 1989-06-07 Icの検査方法

Country Status (1)

Country Link
JP (1) JP2908470B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391822B1 (ko) * 1999-08-27 2003-07-16 박혜정 컴퓨터 마더 보드를 이용한 반도체 패키지의 테스트 장치
JP4726426B2 (ja) * 2004-03-29 2011-07-20 株式会社秩父富士 半導体レーザ用エージングボード
JP4754458B2 (ja) * 2006-10-31 2011-08-24 富士通株式会社 電子部品の試験装置

Also Published As

Publication number Publication date
JPH039280A (ja) 1991-01-17

Similar Documents

Publication Publication Date Title
US7535214B2 (en) Apparatus for testing system-in-package devices
US10656200B2 (en) High volume system level testing of devices with pop structures
US4862076A (en) Test point adapter for chip carrier sockets
USRE41516E1 (en) Socketless/boardless test interposer card
JPH09503577A (ja) バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理
KR19990064101A (ko) 반도체 디바이스 시험장치
US20080252317A1 (en) Apparatus for testing system-in-package devices
JP2908470B2 (ja) Icの検査方法
US7489156B2 (en) Method for testing micro SD devices using test circuits
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
US7518357B2 (en) Test circuits of an apparatus for testing micro SD devices
US7489155B2 (en) Method for testing plurality of system-in-package devices using plurality of test circuits
US7443190B1 (en) Method for testing micro SD devices using each test circuits
US20080252321A1 (en) Apparatus for testing micro SD devices
US7518356B2 (en) Apparatus for testing system-in-package devices
US7545158B2 (en) Method for testing system-in-package devices
CN219715670U (zh) 测试小板及性能测试组件
JPH01289133A (ja) 半導体装置の搬送基板およびそれを用いた半導体装置の製造方法
US7514914B2 (en) Test circuits of an apparatus for testing system-in-package devices
JP3249833B2 (ja) ハンドラー装置
KR100865352B1 (ko) 일체형 프로브카드
JPH0980116A (ja) 半導体チップ用ソケット
JP2004219144A (ja) 半導体装置の製造方法
JP3259355B2 (ja) Icデバイスの電気的特性測定装置
JPH01253663A (ja) バーンイン方法及びバーンイン用ボード

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11