JP4754458B2 - 電子部品の試験装置 - Google Patents

電子部品の試験装置 Download PDF

Info

Publication number
JP4754458B2
JP4754458B2 JP2006295812A JP2006295812A JP4754458B2 JP 4754458 B2 JP4754458 B2 JP 4754458B2 JP 2006295812 A JP2006295812 A JP 2006295812A JP 2006295812 A JP2006295812 A JP 2006295812A JP 4754458 B2 JP4754458 B2 JP 4754458B2
Authority
JP
Japan
Prior art keywords
mounting
test
electronic component
board
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006295812A
Other languages
English (en)
Other versions
JP2008111766A (ja
Inventor
義博 前崎
寛 勅使河原
幸彦 小平
尚枝 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006295812A priority Critical patent/JP4754458B2/ja
Publication of JP2008111766A publication Critical patent/JP2008111766A/ja
Application granted granted Critical
Publication of JP4754458B2 publication Critical patent/JP4754458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、電子部品の試験装置に関するものである。
電子部品の電気的特性を試験するための試験装置としては、特許文献1に記載のものが知られている。この従来例において、試験装置は試験対象であるICパッケージの接続端子に対応してコンタクトピンが配列されたソケットと、ソケットの上方に配置される押さえ部材とを有し、ICパッケージの試験は、適宜手段によりICパッケージをソケット上に載置した後、押さえ部材によりICパッケージの天井面を押さえ付けて接続端子とコンタクトピンとの電気的接続を完成させた状態で試験装置本体との間で試験信号をやりとりして行われる。
特許第2854901号公報
しかし、上述した従来例において、電子部品の接続端子を直接試験装置側のコンタクトピンに接続するために、以下の問題がある。
まず、試験装置側には試験対象であるICパッケージが変わるたびに押さえ手段、およびソケットの交換作業が必要になるり、この結果、異種のICパッケージを混在させて検査する等のことができないために作業効率が悪い。
また、例えばDIMM(Dual Inline Memory Module)等、試験に際して、ソケットへの挿抜操作が必要な電子部品に対しては使用できないために、汎用性に欠ける。
本発明は、以上の欠点を解消すべくなされたものであって、試験作業効率が高く、かつ、汎用性も高い電子部品の試験装置の提供を目的とする。
また、本発明の他の目的は、これに使用する試験用補助基板、および電子部品の試験方法の提供にある。
試験装置は部品実装ソケット2が固定された補助基板5を含み、試験対象である電子部品1は、試験に際して、まず補助基板5の部品実装ソケット2に装着される。部品実装ソケット2は、電子部品1の形状に応じて、例えば、表面実装部品の場合には素子側端子をソケット側のコンタクトに押し付けて導通を確保することのできるICソケット状に形成され、DIMMのように、カードエッジ端子をもつ場合には、カードエッジソケットとして構成される。
電子部品1の試験は、補助基板5上に電子部品1を実装した状態(試験用実装体10)をテストヘッド部8に装着して行われる。試験用実装体10のテストヘッド部8への装填、テストヘッド部8に接続される評価装置7との電気的接続の自動化を可能にするために、テストヘッド部8には、スプリングピンにより形成されるコンタクトピン6が配置される。
補助基板5を適宜の位置決め手段により予め設定された位置に載置し、さらに押さえ部材により補助基板5の周縁を押さえつけると、電子部品1の各端子は、部品実装ソケット2を介してコンタクトピン6に接続される。この状態で評価装置7から出力される試験信号に対する応答信号を評価して電子部品1の試験が行われる。
電子部品1を一旦補助基板5上に実装した後、テストヘッド部8に装着するこの発明において、試験対象の電子部品1に合致した補助基板5を用意するだけで、実装方法、形状等の異なった種々の電子部品1を同一の工程で試験することが可能になり、汎用性、作業性が向上する。
また、押圧体9も電子部品1を直接押圧することなく基板本体3の周縁を押圧するために、電子部品1の種類にかかわりなく同一のものが使用することができる。
本発明によれば、試験作業効率を高くすることができ、かつ、汎用性も向上させることができる。
図1にDIMMを試験対象として試験する際の実施の形態を示す。まず、試験に際し、段取り工程としてDIMM1を補助基板5に実装して試験用実装体10を形成し、収納トレー11に保管する。
図2に示すように、補助基板5は、基板本体3上にスルーホール実装用リード2aを備えた部品実装ソケット2を固定して形成される。試験対象がDIMMであることに対応して部品実装ソケット2にはDIMMソケットが使用され、ネジ止め、あるいはハウジングに形成された係止部を弾発係止させる等、適宜手段で基板本体3に固定される。
図2(b)に示すように、基板本体3に固定した状態でリード2aは基板本体3に穿孔されたリード挿通孔3aを通って基板本体3の裏面に突出し、その先端にはんだボール13を形成することによってプローブ端子4が形成される。プローブ端子4は、このようにリード2a先端を直接利用して形成することにより基板本体3製造時のパターン配線形成工程をなくし、あるいは可及的に減少させることができるが、後述するテストヘッド部8におけるコンタクトピン6の配置に合致して基板本体3に膜形成したパッド上にバンプを接合して形成することができる。
プローブ端子4をテストヘッド部8側のコンタクトピン6に合わせて配置する場合には、DIMMソケット2の各端子とプローブ端子4とは基板本体3に形成したプリント配線により接続され、さらに、DIMMソケット2に表面実装用のものを使用する場合には、層間接続ビア、あるいはスルーホールが追加される。また、リード挿通孔3aは、内周壁にメッキ膜を形成したスルーホールとして形成することも可能である。
図3に示すように、上記試験用実装体10を保持するための収納トレー11は、補助基板5を短辺方向に並べて嵌合、保持する複数の位置決め凹部12を備える。位置決め凹部12は、補助基板5の短寸寸法に比してやや大寸のピッチで配置されており、位置決め凹部12間の隔壁12bの上面中心には仕切突条12aが突設される。
上記隔壁12bは基板本体3の板厚寸法にほぼ等しい高さ寸法を有しており、位置決め凹部12に試験用実装体10の基板本体3を嵌合させると、基板本体3上面と隔壁12b上面とにより支承面が形成され、新たな試験用実装体10を載置、保持できる。上記支承面に載置、保持された新たな試験用実装体10は、下層の試験用実装体10のDIMMソケット2の側壁と隔壁12bの仕切突条12aとに挟まれた状態となり、位置決めされる。
図4に収納トレー11の変形例を示す。この変形例において、収納トレー11は下トレー体11a上に上トレー体11bを積層して形成される。上トレー体11bには、下トレー体11aの上端対向2辺に形成された走行面11c上を走行可能な摺動フランジ11dが外方に向けて突設される。また上トレー体11bの移動方向に沿う辺縁長は、下トレー体11aの対応部寸法の半分以下に形成される。
試験用実装体10は、補助基板5の短辺が上トレー体11bの移動方向に沿う姿勢で上下トレー体11aの位置決め凹部12に嵌合、保持されており、上トレー体11bを移動させることにより、下トレー体11aに格納される全ての試験用実装体10にアクセスすることができる。
以上のようにして収納トレー11に保管された試験用実装体10は、図1に示すように、吸着ヘッド14a等を備えた適宜の搬送手段14によりテストヘッド部8に搬送される。図5に示すように、テストヘッド部8は、評価装置7に接続されるテストヘッド15上に中継基板16を積層して形成される。
DIMMソケット2の端子配列が補助基板5のプローブ端子4の配列となるこの実施の形態において、中継基板16は、テストヘッド15側の端子配列に補助基板5側のプローブ端子4の配列を合致させるアダプタとしても機能するもので、裏面には、テストヘッド15への装着状態においてテストヘッド15側の端子15aに接続される接続パッド16aが配置される。
また、中継基板16は補助基板5が嵌合するソケット部16bを備え、ソケット部16b内に、補助基板5のプローブ端子4に合致するコンタクトピン6が配置される。コンタクトピン6は、導電筒6a内に導電ピン6bを移動自在に挿入して形成され、パターン配線等を介して接続パッド16aに接続される。導電筒6a内には、圧縮スプリング6cが挿入され、導電ピン6bを飛び出し方向に付勢する。
さらに、試験装置は押圧体9を備える。押圧体9は、中央部が補助基板5上のDIMM1との干渉を防止するために開口されるとともに、補助基板5の上面外周部を押圧可能なように矩形枠形状に形成され、テストヘッド部8上方で昇降駆動される。
搬送手段14により試験用実装体10がテストヘッド部8のソケット部16bまで搬送されると、図外の制御部により押圧体9が降下方向に駆動されて押圧工程が実行される。押圧体9の降下により補助基板5は圧縮スプリング6cの反力に抗して押し込まれ、コンタクトピン6とプローブ端子4とが十分な接点圧で接触する。この状態でDIMM1は評価装置7に接続され、評価装置7からのテスト信号に対する評価が行われて試験が完了し、この後、DIMM1はDIMMソケット2から取り外される。
本発明を示す図である。 補助基板を示す図で、(a)は平面図、(b)は(a)の2B-2B線断面図である。 収納トレーを示す図で、(a)は平面図、(b)は(a)の3B-3B線断面図である。 収納トレーの変形例を示す図で、(a)は平面図、(b)は(a)の4B-4B線断面図、(c)は(a)の4C-4C線断面図、(d)は上トレーを移動させた状態を示す図である。 押圧工程を示す図である。 試験状態を示す図である。
符号の説明
1 電子部品
2 部品実装ソケット
3 基板本体
4 プローブ端子
5 補助基板
6 コンタクトピン
7 評価装置
8 テストヘッド部
9 押圧体
10 試験用実装体
11 収納トレー
12 位置決め凹部
13 はんだバンプ

Claims (3)

  1. 試験対象である電子部品を着脱自在に実装する部品実装ソケットを基板本体に固定し、基板本体表面に電子部品へのプローブ端子を展開した補助基板と、
    スプリングピンからなるコンタクトピンを介して評価装置に接続されるテストヘッド部と、
    前記基板本体の周縁を押さえ付けてプローブ端子とテストヘッド部のコンタクトピンとの電気的接続を完成させる押圧体と、
    前記部品実装ソケットに前記電子部品をプラグイン接続した試験用実装体を収納する収納トレーと、を有し、
    前記収納トレーの底壁には、第1の試験用実装体の基板本体が位置決めされる隔壁で区切られた位置決め凹部と、前記位置決め凹部に位置決めされた基板本体の部品実装ソケットが固定された面と隔壁の上面とで第2の試験用実装体の基板本体を支持する面が形成される電子部品の試験装置。
  2. 前記補助基板は、部品実装ソケットを基板本体にスルーホール実装して形成され、
    前記部品実装ソケットの実装用端子の自由端が前記プローブ端子として利用される請求項1記載の電子部品の試験装置。
  3. 試験対象の電子部品を試験装置のテストヘッド部上に展開されるスプリングピンからなるコンタクトピンを介して評価装置に接続し、電子部品の電気的特性を試験する電子部品の試験方法であって、
    テストヘッド部への搭載に先立って、前記電子部品を補助基板上の部品実装ソケットに着脱可能に実装して試験用実装体を形成する段取り工程と、
    前記試験用実装体をテストヘッド部上に載置した後、試験用実装体の補助基板周縁を押圧体により押さえ付けて補助基板に形成されたプローブ用端子をコンタクトピンに圧接させ、電子部品と評価装置との導通を取る押圧工程と、
    を含む電子部品の試験方法。
JP2006295812A 2006-10-31 2006-10-31 電子部品の試験装置 Expired - Fee Related JP4754458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006295812A JP4754458B2 (ja) 2006-10-31 2006-10-31 電子部品の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006295812A JP4754458B2 (ja) 2006-10-31 2006-10-31 電子部品の試験装置

Publications (2)

Publication Number Publication Date
JP2008111766A JP2008111766A (ja) 2008-05-15
JP4754458B2 true JP4754458B2 (ja) 2011-08-24

Family

ID=39444343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006295812A Expired - Fee Related JP4754458B2 (ja) 2006-10-31 2006-10-31 電子部品の試験装置

Country Status (1)

Country Link
JP (1) JP4754458B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411989B2 (ja) * 2015-11-24 2018-10-24 Necプラットフォームズ株式会社 電子装置およびその制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2908470B2 (ja) * 1989-06-07 1999-06-21 株式会社日立製作所 Icの検査方法
JPH0425045A (ja) * 1990-05-16 1992-01-28 Matsushita Electron Corp Icモジュールの製造方法
JPH08297151A (ja) * 1995-04-27 1996-11-12 Nec Kansai Ltd 半導体装置検査用ハンドラ
JP2809304B2 (ja) * 1995-10-16 1998-10-08 株式会社アドバンテスト Ic試験装置の検査装置
JPH10300822A (ja) * 1997-04-28 1998-11-13 Advantest Corp Icテスタのプローブコンタクトピンのストローク測定法
JP2000356665A (ja) * 1999-06-14 2000-12-26 Advantest Corp 電子部品基板用トレイ、電子部品基板の試験装置および試験方法
DE10229167B3 (de) * 2002-06-28 2004-02-19 Infineon Technologies Ag Anordnung, Steckfassung und Kontaktelement zur Befestigung und Kontaktierung von Schaltbaugruppen auf einem Substrat

Also Published As

Publication number Publication date
JP2008111766A (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
KR101341566B1 (ko) 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
TWI595238B (zh) 測試插座
US9253894B2 (en) Electronic assembly with detachable components
JP4911495B2 (ja) 半導体集積回路用ソケット
KR20050110156A (ko) 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
KR100681156B1 (ko) 전기적 검사 장치용 소켓
US20110222253A1 (en) Electronic assembly with detachable components
JP4754458B2 (ja) 電子部品の試験装置
US7202685B1 (en) Embedded probe-enabling socket with integral probe structures
TWI281035B (en) Test board for high-frequency system level test
US7686624B2 (en) Electrical connector with contact shorting paths
US6544044B2 (en) Socket for BGA package
JP2009193677A (ja) アダプタ、ソケット、電子装置および実装方法
US6729896B2 (en) Electrical connector with distortion-resistant cover
US7833043B2 (en) Socket connector
JP2006294437A (ja) Ic裏面にパッドが露出したパッケージ用ソケット
KR100844486B1 (ko) 반도체 칩 테스트 소켓
KR20120060299A (ko) 테스트 소켓
US7503771B2 (en) Socket having fastening mechanism for receiving sensor
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
JP2004085238A (ja) 半導体集積回路の接続機構
JP5221387B2 (ja) 取り外し可能な部品を用いた電子アセンブリ
KR100792146B1 (ko) 반도체 패키지
JP2008077988A (ja) コンタクト端子およびそれを備える半導体装置用ソケット
JP2000082556A (ja) Icソケット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101101

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101101

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees