JP5221387B2 - 取り外し可能な部品を用いた電子アセンブリ - Google Patents

取り外し可能な部品を用いた電子アセンブリ Download PDF

Info

Publication number
JP5221387B2
JP5221387B2 JP2008554381A JP2008554381A JP5221387B2 JP 5221387 B2 JP5221387 B2 JP 5221387B2 JP 2008554381 A JP2008554381 A JP 2008554381A JP 2008554381 A JP2008554381 A JP 2008554381A JP 5221387 B2 JP5221387 B2 JP 5221387B2
Authority
JP
Japan
Prior art keywords
substrate
electronic assembly
component
assembly according
fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008554381A
Other languages
English (en)
Other versions
JP2009526403A (ja
Inventor
チェン、コン−チェン
Original Assignee
ウィンテック インダストリーズ、インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/351,418 external-priority patent/US7928591B2/en
Priority claimed from US11/593,788 external-priority patent/US20070187844A1/en
Application filed by ウィンテック インダストリーズ、インク. filed Critical ウィンテック インダストリーズ、インク.
Publication of JP2009526403A publication Critical patent/JP2009526403A/ja
Application granted granted Critical
Publication of JP5221387B2 publication Critical patent/JP5221387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/161Containers comprising no base
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60Seals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0314Elastomeric connector or conductor, e.g. rubber with metallic filler
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/301Marks applied to devices, e.g. for alignment or identification for alignment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/501Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/503Located in scribe lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/501Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/507Located in dummy chips or in reference chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は、一般的な電子アセンブリ(電子組立部品)に関し、より詳しくは部品の相互連結としての異方導電性材料の使用、配置されたキャビティを有するエンボス基板の使用、又は電子アセンブリにおいて基板上の部品の配置を容易にするために位置決めする取付具(以下、位置決めフィクスチャ又は単にフィクスチャという)使用に係る組立技術に関する。
通常、電子アセンブリは、SMT(表面実装技術)により、また近年においてはCOB(チップオンボード)技術により、組み立てられる。SMTを用いた場合、パッケージ化された電子アセンブリの各部品は、例えばプリント基板(PCB:Printed Circuit Board)のように、基板上に半田ペーストの薄い層を印刷し、続けて、部品を基板に半田付けするための熱リフロープロセスを経ることにより、基板上に半田付けされている。一方、COB技術を用いた場合は、薄い金属ワイヤが、基板上のベアダイ(bare die)に付着又は結合することにより、ワイヤボンディングされたアセンブリが形成されている。この場合、アセンブリ内でのダメージから、結合されたワイヤを保護するため、ワイヤボンディングされた部品の表面に樹脂の層が設けられることがある。
これらSMT及びCOB技術に共通する問題の1つとして、いったん部品を基板に取り付けてしまうと、それら半田付けされた部品又はワイヤボンディングされた部品を修理や再利用(reuse)のために取り外すことが困難になるという問題がある。マザーボードでは、その交換やアップグレードを容易とすべく、CPUチップの取付けにソケットを用いることが多い。しかし、ソケットは高価である。こうした実情より、再生(rework)、再利用、さらには交換などのため、基板から容易に部品を分離することのできる組立技術が必要とされている。
本発明は、上記組立技術に関する課題に鑑みてなされたものである。詳しくは、上記組立技術は、部品を相互に連結させるインターフェースとして、ACM(Anisotropic Conducting Membrane:異方性導電膜)を用いる技術であって、且つ、エンボスされた空洞(以下、エンボスキャビティという)、又は電子アセンブリにおける基板上の部品の組立を容易とするためにアライメントする取付具(以下、アラインフィクスチャ又は単にフィクスチャという)を有する基板を用いる技術である。アラインフィクスチャは、予め定められた特定の領域に開口(opening)を含む。基板上のエンボスキャビティ又はフィクスチャの開口は、1つの部品がそのキャビティ又は開口に置かれたときに、その部品の接触アレイが、基板上に示されたランドパターンにマッチングすることが可能なように選ばれる。基板上のエンボスキャビティ又はフィクスチャの開口により、部品設置後も、各部品がACMで相互に連結された状態を維持することができる。ACM層は、部品と基板とを電気的に接続し、再利用や交換のために部品を容易に分離することを可能とする。ACM層は、部品の表面に直接ラミネートされる場合もあり、あるいは組立プロセスの際に基板の表面に設けられることもある。
1つのアライメントチェーンは、電子アセンブリにおける基板上の1つの部品群について、配置及びコンタクトの整合性を監視(モニタ)することができる。アライメントチェーンは、例えば1つの部品における特定の領域に、アライメントマークとして導電性パッドを組み込んだ後、基板に配置される部品上のアライメントマークの位置を合わせるように、1つの基板における特定の領域に、リファレンスマークとして導電性パッドを組み込むことによって、形成される。このアライメントチェーンは、1つの部品群におけるアライメントマークが、部品間にわたるACM層を通じて、基板上のマッチングリファレンスマークと連結されることによって形成され、監視すべき部品群の中に直列に連続する導電路(conductive path)を生成する。電子アセンブリの複雑性から、アライメントチェーンは、1つのチェーンでつながれた部品群の、より小さなグループについて伝導状態を監視してその位置ずれや接触不良を見つけるために、より小さな複数のアライメントチェーンに分けられる場合もある。こうした技術によれば、再利用のために部品を分離することができるようになる。
本発明の別の例として、電子アセンブリは、多種の基板を積層して、よりコンパクトな3次元構造にしてもよい。相互連結要素(interconnection elements)は、スタックアセンブリにおいて隣り合う基板間の相互の連結を容易にするために使用することができる。相互連結要素は、ACM層を横切って隣り合う基板を相互に連結するため、平板構造における、前もって形成された導電路もしくは経路トレース(routing trace)、又は基板上のフィクスチャの開口やエンボスキャビティへ挿入するためのパッケージなどから構成される。相互連結要素は、電子アセンブリの設計を簡素にするための位置的制約を最小限に抑えて、高価なソケット、機械的なコネクタ、フレキシブルリボン回路に代替することができる。
電子アセンブリは、ACMで相互に連結された部品群の配置を維持するため、例えばフラッシュカードでのプラスチックハウジングのように、ハウジング内に封止(シール)される場合がある。ハウジングの内面は、部品の高さプロファイルを合わせるためにモールドされる場合がある。ハウジングは、例えばメモリモジュールの中で使用されるヒートスプレッダのように、部品にアクセスするために開放可能な形態になっている場合がある。上記ハウジングは、接触や開放により、ハウジングから、アライメントチェーンを監視することを可能とする。
電子アセンブリにおける異方性導電材料の典型的な使用方法について説明する。その1つの方法は、部品の配置を容易にするためのエンボスキャビティと、そのエンボスキャビティにおいて部品と基板との相互連結層になるACMと、から構成される基板を使用するものである。電子アセンブリの製造工程においてACM挿入の工程を割愛するため、ACMは、部品連結面に直接ラミネートされる場合がある。もう1つの方法は、電子アセンブリにおいてアラインフィクスチャを使用するものである。アラインフィクスチャは、相互連結された回路構成を含む場合には、例えば装着装置(placement equipment)により基板に対してアライメント(位置決め)し、異方性導電ペースト又は半田ペーストにより基板にボンディングすることができる。ACMのシートは、フィクスチャの設置よりも前に、優先して基板表面に設けられる場合がある。上記基板上のエンボスキャビティ、及びフィクスチャの開口のいずれによっても、目標とする基板上のランドパターンに部品を正確に保持することができる。アライメントマーク又はアライメント機構は、その基板においてマッチングリファレンスマーク又はリファレンス機構を用いてアライメントするため、上記フィクスチャ内に組み込まれる場合がある。一方、光学的パターン認識技術が、基板に対してフィクスチャをアライメントするために用いられる場合もある。
本発明に係る実施形態の利点の1つとして、従来の電子アセンブリにおける半田ペーストやワイヤボンディングに代えて、ACM層を使用したことがある。部品の相互連結層としてACM層を採用し、基板においてエンボスキャビティ又はフィクスチャを用いたことにより、各部品を容易に取り外すことが可能になり、またそれを電子アセンブリに取り付けることが可能になる。高価な部品や足りない部品を容易に取り外して別の電子アセンブリで再利用することが可能になる。また、再生のために欠陥部品を分離することも容易になる。さらに、部品を取り外して、アップグレードされたシステムに置換することも可能になる。この柔軟性は、ACM層が、電子アセンブリにおいて部品や他のパーツにダメージを与えるおそれのある半田吸取りや結線の切断を必要せず、部品の容易な取外し及び再取付けを可能にすることにより生じるものである。
ここに、発明を実施するための最良の形態を示す。しかしながら、本発明は、さまざまな形式の実施形態を含み得ると解される。そのため、ここに示される実施形態は、本発明を限定するものと解されるべきものではなく、請求項に対応した原理であって、事実上、適切且つ詳細に説明されたシステム、構造、及び方法の全てにおいて本発明を実施可能にするために、特に高度な技術の1つを教示する代表的な原理に相当するものである。
一実施例において、電子アセンブリは、分離可能な複数の部品から構成されている。これらの部品は、相互連結層としての異方性導電材料によって、基板上に組み立てられている。電子アセンブリは、アライメントチェーンを有する場合もある。アライメントチェーンは、相互連結層としての異方性導電材料を横切って、基板上における配置及びコンタクトの整合性を監視(モニタ)するものである。
例えばフラッシュカード、アドオンボード、又はメモリモジュールなどの電子アセンブリは一般に、基板上に半田付け又はワイヤボンディングされた複数の部品を有する。このため、それら部品の取り外し、ひいては再利用が困難となっている。この点、異方性導電材料は、従来の電子アセンブリにおける半田付けやワイヤボンディングに代替し得るものである。異方性導電材料は、特定の方向に電流を伝導し、部品・基板間の相互連結層として適している。異方性導電材料の2形態は、電子アセンブリ内で使用することができる。1つは、ACM(Anisotropic Conducting Membrane:異方性導電膜)、もう1つは、ACP(Anisotropic Conducting Paste:異方性導電ペースト)である。ACMは、基板表面に取り付ける、又は基板表面から取り外すことが可能となっている。また、ACMは、部品のインターフェース表面に直接取り付けることもできるようになっている。ACPは、印刷すること、及び/又は、アライメントされた基板表面に分配することを可能とすべく、ペースト状になっている。ACPとして典型的な材料は、導電性フィラー及びバインダー(接合剤)を含むものである。例えば、導電性フィラーは、金めっきされた複数の球状樹脂(resin ball)であり、バインダーは、溶剤に溶かした合成ゴムである。バインダーは、2以上の物品を結合し、ペーストの硬化後にACPを相互連結層として使用可能とするものである。
分離可能な部品から構成される電子アセンブリは、有益である。例えば高価な部品や足りない部品を容易に取り外して別の電子アセンブリで再利用することが可能になる。また、再生のために欠陥部品を分離する場合も容易になる。さらに、部品を取り外して、アップグレードされたシステムにおけるより高性能の部品に置換することも可能になる。この柔軟性は、ACM層が、電子アセンブリにおいて部品や他のパーツにダメージを与えるおそれのある半田吸取りや結線の切断を必要せず、部品の容易な取外し及び再取付けを可能にすることにより生じるものである。
電子アセンブリにおける分離可能な部品の配置及びコンタクトの整合性を監視(モニタ)及び診断する方法も、有益である。一乃至複数のアライメントチェーンは、そうした目的のため、1つの電子アセンブリ内に組み込まれる場合がある。典型的な実施例において、アライメントチェーンは、複数のアライメント導電性パッド及び複数のマッチングリファレンス導電性パッドを、それぞれ1セット(set)として構築されている。ここで、アライメント導電性パッド、すなわちアライメントマークは、1つの部品における特定の領域に設けられている。また、マッチングリファレンス導電性パッド、すなわちリファレンスマークは、基板上における部品の配置の整合性を検出するためにその基板上に指定された各位置に設けられている。この位置においては、部品の各アライメントマークと基板上の各マッチングリファレンスマークとが、直列に連続する導電路中で、各部品についてそれぞれリンクされている。なお、導電路は、基板上の1つの部品群にあって、ACM層の上において部品と基板との間をジグザグ(Z字形)に進む。電子アセンブリの複雑性から、アライメントチェーンは、各条件におけるステータスを検査して、1つのチェーンでリンクされた部品群の、より小さなグループについて配置及びコンタクトの整合性を検出するために、より小さな複数のアライメントチェーンに分けられる場合もある。
図1は、部品におけるアライメントマークの1セットと基板上のリファレンスマークの1セットとを、それらの間のACM相互連結層と共に示している。アライメントマークは、導電性のコンタクト領域、又は部品上の導電性パッドであり、該部品をアライメントし、又は基板上の部品の配置及びコンタクトの整合性を監視(モニタ)するように、設定されている。アライメントマークは、部品の上面又は底面に設けることができる。部品の上面に設けられたアライメントマークは、直接アライメントマークと呼ばれ、部品の底面に設けられたアライメントマークは、間接アライメントマークと呼ばれる。直接アライメントマークは、直接的にプロービングアクセスされる。一方、間接アライメントマークは、部品が基板上に配置された後、間接的にプロービングアクセスされる。直接アライメントマークはさらに、ACMと接触する導電路を通じて、部品の底面に接続されることがある。
間接アライメントマークは、ACM層との直接的な接触を形成している。間接アライメントマークは、同一部品上の導電路を通じて、他の間接アライメントマークと接続される場合がある。部品上の間接アライメントマークは、部品外側の基板表面でプロービングポイントに接続された分離導電路により、ACM層越しに、間接的にアクセス可能となっている場合もある。部品には、集積回路、パッケージングされたデバイス、スタック構造を有するデバイス、センサ、又は電子機械要素などを採用することができる。パッケージングされたデバイスにおいては、アライメントマークが、パッケージ内側の回路との実際的な接続をせずに、パッケージ内に形成される場合がある。例えばベアチップでは、アライメントマークが、ダイのスクライブライン又はダイエリア内に、形成される。
図1において、部品100は、直接アライメントマーク110、並びに2つの間接アライメントマーク120及び130から構成されている。典型的な実施例においては、直接アライメントマーク110が、導電路115を通じて、コンタクト領域111でACM層140と接触している。2つの間接アライメントマーク120及び130は、いずれもACM層140と接触しており、導電路125を通じて、互いに接続されている。図1に示される導電路115,125、及びアライメントマーク110,120,130は、一例にすぎず、可能なアライメントマーク及び導電路の全てと解釈すべきではない。
図1は、ACM層140を通じて部品100と基板150とが連結(coupling)している状態も示している。基板表面145は、リファレンスマーク160,170,180を有する。各リファレンスマークは、基板表面145における導電性パッド又はコンタクト領域からなり、部品100上のアライメントマークとの一致によりアライメントするように、設定されている。典型的な実施例においては、基板150上の1つのランドパターンに対応した1セットのリファレンスマーク(例えばマーク160,170,180)のための空間的な位置が、部品100上のコンタクトアレイに対応した1セットのアライメントマーク(例えばマーク110,120,130)のための空間的な位置にマッチングされる。その結果、部品における1セットのアライメントマーク(例えばマーク110,120,130)を、基板上の1セットのリファレンスマーク(例えばマーク160,170,180)に対して位置決めし、部品100の配置後、基板150のランドパターン上において、部品100上のコンタクトアレイが正確且つ適切な位置にあるか否かを検出することができる。図1において、リファレンスマーク160は、アライメントマーク110にアライメントするように、リファレンスマーク170は、アライメントマーク120にアライメントするように、リファレンスマーク180は、アライメントマーク130にアライメントするように、それぞれ設定されている。図1に示されるリファレンスマークは、一例にすぎず、可能なリファレンスマークの全てと解釈すべきではない。
図2は、アライメントチェーンを含む電子アセンブリの典型的な図である。2つの部品210及び220、2つのACM層230及び240、基板250、アライメントチェーン245は、典型的な実施例として示されている。部品210及び220は、ACM層230及び240によって、それぞれ基板250に連結されている。部品210は、その上面に2つの直接アライメントマーク201及び202を有する。これら直接アライメントマーク201及び202はさらに、ACM層230とのコンタクトを形成する2つの導電路203及び204により、部品210の底面コンタクトパッド205及び206と接続されている。部品210が基板250上に正確にアライメントされている場合には、基板表面242で、アライメントマーク201及び202が、ACM層230を通じて、リファレンスマーク233及び234とのコンタクトを形成し得る。導電路203及び204が、基板250上の部品210の位置及びコンタクトのステータスを、部品上面208から検査可能なようにしている。導電路207は、底面コンタクトポイント205及び206にリンクしている。底面コンタクトポイント205及び206は、部品210でアライメントチェーン245の形成部に対するアライメントマーク201及び202に関連付けられている。
部品220は、その底面に2つの間接アライメントマーク215及び216を有する。典型的な実施例では、それら間接アライメントマーク215及び216が、部品220の上面からアクセス可能となっている。導電路217は、アライメントチェーン245の一部となるように、2つの間接アライメントマーク215及び216にリンクしている。ACM層240越しに、部品220における間接アライメントマーク216にアクセスするため、導電路238は、基板表面242でリファレンスマーク237と接続される一端、及び、同じく基板表面242でプロービング領域239と接続される他端をもって、基板250で結合している。ACM層240越しに、間接アライメントマーク215にアクセスするため、導電路235は、基板250で合体している。基板250では、導電路235の一端が、リファレンスマーク236に接続され、他端が、アライメントチェーン245の一部となるように、リファレンスマーク234に接続されている。間接アライメントマークは、アライメントチェーンの構造において有益である。
ACM層230及び240は、電子アセンブリ200にあって、半田ペースト又はワイヤ結合に代替するように設定されている。ACM層230及び240は、特定の方向(この実施例では垂直方向)に電流を伝導する。ACM層230及び230は、ACM層内の隣接領域に電流を流すことなく、部品210,220と基板250とを電気的に相互に連結する。ACM層は、基板表面へ容易に部品を取り付けること、及び、基板表面から容易に部品を取り外すことを可能にする。
リファレンスマーク231,233,234,236,237,239は、前もって基板表面242に作成される。基板表面242において、リファレンスマーク233,234は、部品210を配置するためのものであり、リファレンスマーク236,237は、部品220を配置するためのものであり、リファレンスマーク231,239は、アライメントチェーン245の良否(integrity)を検査(プロービング)するためのものである。
部品210及び220が、ACM層230及び240を介して、基板250上に適切にアライメントされた場合、連続的なアライメントチェーン245は、直列に連続して上記ACM層230及び240を横切って部品210,220と基板250との間をジグザグ(Z字形)に進む導電路の一部として形成される。アライメントチェーン245は、基板250においてプロービングポイント(例えばリファレンスマーク231)から始まり、導電路232を介して、リファレンスマーク233とリンクし、ACM層230を横切って、部品210のマッチング底面コンタクトポイント205、さらに部品210の導電路207を介して、異なる表面のコンタクトポイント206、さらにACM層230を横切って基板250に戻り、リファレンスマーク234と接続し、導電路235を介して、第2の部品220のために設けられたリファレンスマーク236へ続き、さらにACM層240を越えて、部品220の間接アライメントマーク215に連結し、部品220の導電路217を介して、同一部品220上の間接アライメントマーク216、さらにACM層240を越えて、基板250のリファレンスマーク237に戻り、該基板250において、導電路238を介して、アライメントチェーン245に関連付けられたエンドプロービングポイント239と連結される。導電路232,235,及び238は、基板250内に埋め込まれることもあるが、基板表面242に形成されることもある。部品210もしくは220が基板250で目標位置からずれている場合には、又は部品210もしくは220と基板250との間で接触不良が生じている場合には、もはや部品210又は220のアライメントマークは、基板250のリファレンスマークに一致するような配置又はコンタクトを形成しないと考えられる。伝導ステータスは、アライメントチェーンのエンドポイント(例えばマーク231,239)により検出されないと考えられる。
導電路232及び238は、アライメントチェーン245の終わりに付加され、アセンブリ200においてアライメントチェーン245の整合性を検査するために、アクセスポイント231及び239を提供する。いろいろな実施例では、グランド又は電源との連結が、アライメントチェーンを2つに分離してより短いアライメントチェーンにするために、アライメントチェーン245に挿入される。グランド又は電源との連結は、分割アライメントチェーンのために、新しいエンドポイントを生成する。アセンブリ内の部品は、いくつかのアライメントチェーンを形成するために、いくつかのサブグループに分けることも可能である。複数のアライメントチェーンは、アセンブリ内で位置ずれした部品を分散させる場合に有効である。より小さなアライメントチェーンは、電子アセンブリにおいて分散された各領域内に、より少ない数の部品を含むからである。複数のテストポイントは、全てのテストポイント区間で各条件のステータスを監視するため、導電路に沿った大きなアライメントチェーンに、又は部品に、挿入されることがある。
例えばレジスタ(抵抗器)、キャパシタ、インダクタ、及びその他小型デバイスなどの受動部品は一般に、低コスト又は小型である。受動部品は、電子アセンブリの製造過程において、基板形成の際に、基板250内に埋め込まれたり(例えば埋め込みキャパシタや埋め込みレジスタなど)、基板表面242に半田付けされたりする場合がある。
例えばプラスチックハウジング又はヒートスプレッダなどの囲い構造又は保護構造は、電子アセンブリ内で、ACMにより相互に連結された部品群の配置を維持するために用いられる。電子アセンブリ内のアライメントチェーンの含有物と共に、各部品の位置やコンタクトのステータスは、外側からアクセスすることができない保護構造の中に収納されているが、アライメントチェーンを通じて監視や検出は可能となっている。電源及びグランドを、それぞれアライメントチェーンのエンドポイントに割り当てることにより、アライメントチェーンの伝導ステータスを直接測定するほか、いろいろな方法が、アライメントチェーンでの配置の整合性を監視するために用いられる。例えばアライメントチェーン内の接続ポイントにセンシングデバイスを設ける場合には、そのセンシングデバイスでそのステータスを監視することにより、アライメントチェーンに沿ってその部品群の配置及びコンタクトの整合性を容易に検出することができる。なお、アライメントチェーンは、基板表面に配置されることもあり、部品と結合していることもある。センシングデバイスは、例えば部品内のラッチであり、その部品によりアクセス可能なアライメントマークと接続されている。アライメントチェーンの1つのエンドポイントから信号を送ることにより、また部品においてセンシングデバイスのステータスを監視することにより、その1つのエンドポイントからそのセンシングデバイスを含む部品までのアライメントチェーンの整合性を、容易に測定することができる。また、アライメントチェーンのエンドポイントへ送る信号を切り替えることにより、部品におけるセンシングデバイス又はラッチが、その信号の切替が適切か否かを測定して、アライメントチェーンを監視することができる。信号の切替が不適切である場合には、当該電子アセンブリにおいては、アライメントチェーンに沿って、部品の接触不良又は位置ずれが生じている旨確認される。
図3は、発明の一実施例を示す図であり、アライメントチェーンを内蔵した状態で、囲いの中に収納された半田フリーの電子アセンブリを示している。この実施例では、部品302,304,及び306の1セットについて説明する。これら部品302,304,及び306は、ACM層308,310,及び312を介して、基板314に接続され、電子アセンブリ300において保護カバー316及び318に収納されている。上面カバー316における開口320及び322は、アライメントチェーン328のプロービングポイント(例えばアライメントマーク324及びコンタクトポイント326)にアクセスするために設けられている。アライメントチェーン328は、基板314上の部品302,304及び306のセットについて配置及びコンタクトの整合性を観測するためのものである。電子アセンブリ300におけるアライメントチェーン328は、部品302のアライメントマーク324で始まり、ACM層308、基板314、そして再びACM層308、部品302を通ってジグザグ(Z字形)に進み、さらにACM層308を通って、基板314に戻る。さらに、アライメントチェーン328は、ACM層310を通って、部品304へ続き、部品304を通って、ACM層310を通って、再び基板314に戻り、さらにACM層312を通って、部品306へ進み、ACM層312を通って、基板314に戻り、コンタクトポイント326で終わる。アライメントチェーン328の1つのエンドポイント(例えばコンタクトポイント326)は、各接続部の故障診断(ダイアグノーシスを容易にするように、破線で示されるグランドに結合される場合がある。この場合、上面カバー316の開口322は必要とされない。上面カバーの1つの開口が他のエンドポイントの位置にマッチングしていれば足りる。アライメントチェーン328のエンドポイントにアクセスするための、上面カバー316の開口は、適切なコンタクトが保証され得る場合、例えば間にACM層を適用した場合などには、カバー316内の内蔵導電路によって置換することができる。他にも、例えば電子アセンブリの機能的なピンによりアライメントチェーンのエンドポイントを多重化するなどして、アライメントチェーンのエンドポイントが外部インターフェースパッドからアクセス可能となっている場合には、カバーの開口は必要とされない。
図3は、上面及び底面のカバー316及び318が留められた時にアセンブリの配置を維持するようにそれら上面及び底面のカバー316及び318の端において結合するマッチングノッチ(matching notches)の1セットも示している。上面カバー316の内面330は、部品302,304,及び306の配置を維持するため、アセンブリ300において部品302,304,及び306の高さの変化に合った厚さの変化を持つ形態にエンボスされる場合がある。また、ACM層308,310,及び312の弾性は、カバー316及び318を留めた後に、コンタクトプレッシャーを付与し得る。図3は、基板314の1つの側に、部品302,304,及び306が組み立てられた例だけを示しているが、基板314の両側に部品群が設けられた電子アセンブリに適用することも可能である。
変形例では、基板上の部品の配置を容易にするため、そして相互連結層としてのACMを持つ電子アセンブリ内で部品の配置を維持するために、前もって形成された開口を有する1つの位置決めフィクスチャがアセンブリ内に含まれる場合がある。開口は、部品の外形を基板上に配置されるように調整するためのものである。基板上の1セットのリファレンスマークと共にアライメントするため、1セットのアライメントマークが、フィクスチャ内に含まれる場合がある。これにより、フィクスチャにおける1セットのアライメントマークが基板上のリファレンスマークのセットに対して適切にアライメントされる場合に、1つの部品におけるコンタクトアレイが、その基板において目標のランドパターンに正確に配置されるようになる。フィクスチャは、基板表面に取り付けることも、留めることも、あるいは接着することも可能である。典型的な例でいえば、基板に適切にアライメントした後に、これらを行う。
また他の実施例において、フィクスチャの1セットの開口は、基板の製造に際して、基板表面で直接的にエンボスされることがある。このエンボス加工により、フィクスチャにおける1セットの開口が、基板上で1セットのエンボスされた空洞(以下、エンボスキャビティという)となる。それにもかかわらず、挿入されたフィクスチャは、こうしたエンボスキャビティよりも適応性に優れる。例えば、ギガビットDRAM又はフラッシュなど、多くの類似メモリチップの外形は、ICの製造プロセスの相違により、半導体企業ごとに異なる。進んだプロセスほど、より小さな外形でパッケージングされたチップを生産することができる。しかしながら、類似メモリチップのコンタクトアレイと関係のあるピンの位置及びピンのピッチは、ほとんど同様に、製造において互換性を保証するものである。挿入されたフィクスチャは、製造のニーズを満足させるように、エンボスキャビティよりも適応性が高くなっている。
図4Aは、カバー450及び455に囲まれる電子アセンブリ400の基板420の上で1セットの部品402,404,及び406を組み立てるためにフィクスチャ410を使った場合について、本発明の典型的な実施の概要を示す図である。フィクスチャ410は、開口422,424,及び426から構成されている。これら開口422,424,及び426は、それぞれ部品402,404,及び406の外形に合っている。開口422,424,及び426は、部品402,404,及び406を、相互連結層としてのACM403,405,及び407と共に、基板表面でランドパターンと一致するように正確に配置することができるように、前もって特定の位置に形成されている。アライメントマーク412及び414は、基板420に対してフィクスチャ410をアライメントするため、基板表面のマッチングリファレンスマーク413及び415と共に、フィクスチャ410において結合している。フィクスチャ410は、マッチングリファレンスマーク413及び415に対してアライメントマーク412及び414をアライメントすることにより、基板420に対してアライメントされる。部品402,404,及び406は、開口422,424,及び426に配置される場合がある。アライメントされたフィクスチャ410は、基板表面において正確に目標のランドパターンに一致した状態に、部品402,404,及び406を維持することができる。
フィクスチャ410の厚さは、最も低い部品の高さと同等に設定されている。カバー450及び455の内面は、組立てられるように、部品402,404,及び406の高さの変化に合った形態にエンボスされる場合がある。あるいは、サーマルメンブレン440及び445の厚さとして、ACMにより相互に連結された部品群をプレスするためのバッファとして機能するために十分な厚さが得られる場合には、サーマルメンブレン440及び445の層が、部品402,404,406とカバー450,455との間に挿入される場合がある。こうしたサーマルメンブレン440及び445は、部品402,404,406により発生した熱を、カバー表面へ逃がし得る。
フィクスチャ410を基板420に対してアライメントするためには、様々な方法を使うことができる。例えば1セットのマウンティングホールを、フィクスチャ410の機械的なアライメントマークとして、また1セットのマウンティングシリンダを、基板420の機械的なリファレンスマークとして、それぞれ結合することにより、あるいは逆にして、フィクスチャ410でマウンティングシリンダを、基板420でマウンティングホールを、それぞれ結合することにより、フィクスチャ410を基板420に対して機械的にアライメントすることができる。いくつかの具体例では、フィクスチャ410を基板420に対してアライメントした後、そのアライメントされたフィクスチャ410を、ペースト、接着剤、クランプ、又はねじにより、基板表面に付ける。最終的なアセンブリは、1セットのカバー450及び455から構成されるハウジング内に収容される。カバー450及び455は、外に相互連結する用途のため、又はアライメントチェーン428のコンタクトステータスを監視するため、1乃至複数のコンタクト用開口420又はコンタクトパッドを有する場合がある。
図4Aでは、カバー450及び455が共にプレスされた後、電子アセンブリ400を確実に保持するため、上面カバー450における上面ノッチ452及び454が、底面カバー455における底面ノッチ456及び458と連結するように、設定されている。上面ノッチ452,454及び底面ノッチ456,458は、カバー450及び455の縁に沿った2つの平行なスリットである場合がある。図4Aに示されるそれらノッチの形状は、説明のための例示を意図するものであり、可能なノッチの形状又は可能なシール方式は、これだけであると解釈すべきではない。例えば、カバー450及び455を共に保持するためのノッチやマッチングスリットがない場合には、上面カバー450及び底面カバー455は、超音波接合技術を使うことにより、又はクリップを使うことにより、シールすることもできる。図4Aに示されるアセンブリ技術は、変形例において、フラッシュカードアセンブリ、メモリカードアセンブリ、カスタマ電子製品アセンブリに適用することができる。
図4Bは、基板420上に配置されたフィクスチャ410の上面図である。他の実施例は、フィクスチャ410において相互に連結された電子回路要素(以下、相互連結回路要素という)の結合となっており、フィクスチャ410は、ACMにより相互に連結された部品群の配置ホルダとして機能するだけではなく、電子アセンブリ内の部品に係る相互連結回路要素を有する。受動部品は、前もって製造され、結合され、フィクスチャ410内に埋め込まれることもある。図4Bは、相互連結トレース464及び465と、ビア466と、外部アクセスのためにフィクスチャ410内に埋め込まれた導電性パッド467と、の典型例を示している。フィクスチャ410における相互連結トレース464及び465、そして基板420における相互連結トレースは、フィクスチャ410下のACM層を介して、電子アセンブリについての相互連結回路要素の完璧な1セットを有する。フィクスチャ420は、単層のフィクスチャである場合もあり、高い経路密度及びより良い信号の品質を得るため、より多くの相互連結層を含む複数層のフィクスチャである場合もある。
電子アセンブリにおけるアライメントチェーンは、導電性アライメントマーク及び導電路を上記フィクスチャに追加して、それらマーク及び導電路を、部品におけるアライメントマーク及び導電路、並びに基板におけるマッチングリファレンスマーク及び導電路と共に、基板上の部品及びフィクスチャについての配置及びコンタクトのステータスを検出するための、直列に連続する導電路へリンクさせることにより、アライメントチェーンの一部としてのフィクスチャに結合することができる。アライメントチェーンの一乃至複数のエンドポイントは、アライメントチェーンの整合性を検出するために、カバーへの外部アクセスを可能とする。
組立プロセスにおいては、複数ある技術のいずれかを用いることにより、ACM層を部品と連結することができる。例えば、ACM層は、アセンブリ内に配置するよりも前に、パッケージングされたデバイス、ベアダイIC、又はスタック構造を有するデバイスの表面に取り付けることができる。あるいは、前もって切り分けられたACM層は、部品の配置の前に、エンボスされた又はすでに基板表面に取り付けられたフィクスチャの開口へ挿入することができる。また別の実施例では、基板上にフィクスチャが配置されるよりも前に、ひいてはその後、部品がそのフィクスチャをガイドとして使って基板上に配置されるよりも前に、ACM層が基板表面に配置される。
ACPが製造プロセスにおいて使用される時、ACPの薄い層は、基板表面で、分配(dispense)され、又は印刷される。各部品は、直接アライメントされ、フィクスチャを使用せずに、基板表面においてランドパターン上に配置される。プレート又はカバーは、アライメントされた部品の配置を維持するために使用される場合があり、部品を基板上に確実に取り付けられるための硬化及び熱プレスプロセスを伴う。
別の実施例においては、ACP及びACMの結合技術が、電子アセンブリで使用される。電子アセンブリでは、ACPがフィクスチャを基板上に結合させるために使用される。そして、ACMは、部品の相互連結層として使用される。相互連結層としてACMを使用する1つの部品は、良好なコンタクトを得ることが可能であり、再利用のため、基板表面から容易に取り外すことができる。
本発明の変形例においては、2つ又はそれよりも多いフィクスチャが、電子アセンブリにおいて、組立や再利用のプロセスを容易にするために使われる。例えば、第1のフィクスチャは、部品の第1のサブグループをアライメント及び保持するように設定され、第2のフィクスチャは、部品の第2のサブグループ(例えば残っている部品)をアライメント及び保持するように設定される。いくつかの典型的な実施例は、部品が基板の両面に配置された電子アセンブリを含む。そのような実施例では、一乃至複数のフィクスチャを、第1の基板面に連結された部品のアライメント及び保持のために使うことが可能であり、そして一乃至複数の追加のフィクスチャを、第2の基板面に連結された部品のアライメント及び保持のために使うことが可能である。複数のフィクスチャは、もしあるなら、フィクスチャと基板との間の熱拡散の偏差を抑えるために、そして再利用を容易とするために、大きな電子アセンブリにおいて有益である。
図5は、例えばアドオンボード、又はメモリモジュールなど、本発明の典型的なアセンブリを示している。図5中、フィクスチャ510は、例えば折りたたみ式の保護ハウジング(以下、クラムシェルという)560及び570により囲まれた電子アセンブリ500において、ACMにより相互に連結された部品501,502,503,504,505,及び506を保持するため、基板520に取り付けられている。この実施例において、フィクスチャ510は、基板表面でエンボスされることがある。このエンボス加工により、フィクスチャ510が、基板上において、複数のエンボスされた開口(以下、エンボス開口という)となる。また、フィクスチャ510は、組立の過程において、基板520と連結されることがある。保護ハウジングとしては、例えば2つの同一のクラムシェル560,570及び2つの同一のクランプ561,562から構成されるヒートスプレッダを採用することができる。クラムシェル560及び570の長いエッジに沿って、雄ノッチ563,573及び雌ノッチ564,574がある。これら雄・雌ノッチは、それぞれ直角に、クラムシェル560及び570の内面の方へ曲がっている。別の実施例では、クランプ561,562、雄ノッチ563,573、及び雌ノッチ564,574が、同一である必要がない場合がある。
組立てに際しては、フィクスチャ510が、アライメントされ、基板520に取り付けられた後、部品501,502,503,504,505,及び506が、フィクスチャ510の開口511,512,513,514,515,及び516に配置される。その時、組み立てられたフィクスチャ510及び部品501,502,503,504,505,506から構成される基板は、1つのクラムシェル(例えばクラムシェル560)の内面に配置される。そして、第2のクラムシェル(例えばクラムシェル570)を手に取り、それを180°回転する。こうして、そのクラムシェル570の雄ノッチ573及び雌ノッチ574を、第1のクラムシェル560の雄ノッチ563,573及び雌ノッチ564,574に挿入することを可能にする。また、クラムシェル560及び570をフリップして閉じることにより、組み立てられた基板を、クラムシェル560及び570の2つの内面の間に挟むことができる。また、閉じたクラムシェル560及び570の上端にクランプ561及び562を取り付けることで、部品501,502,503,504,505,及び506に基づくACMを、フィクスチャ510の開口511,512,513,514,515,及び516の内側に、しっかりと保持することができる。サーマルメンブレン565及び575は、クラムシェル560及び570の内面に取り付けられることがある。サーマルメンブレン565及び575の弾性は、各部品をプレスして、基板520との良好なコンタクトを形成する。サーマルメンブレン565及び575は、もしあるなら、基板520上の部品501,502,503,504,505,及び506の中で、より少ない高さの変化に適応する。閉じたアセンブリにおいて、基板520上で、ACMにより相互に連結された部品501,502,503,504,505,及び506のコンタクトの整合性は、一乃至複数のアライメントチェーンにより監視することができる。アライメントチェーンは、いくつかのアクセスポイントと接続されている。アクセスポイントは、クラムシェル560及び570の表面により結合されているか、あるいは外部インターフェース接続部530又は露出した基板表面に接続されている。
図6は、図5のアセンブリの要素と類似の要素を含む典型的なメモリモジュール600の上面図である。メモリモジュール600は、クラムシェル630内に収納されている。クラムシェル630は、メモリモジュール600内で組み立てられた部品群のため、保護デバイス、部品保持デバイス、及び熱消散デバイスとして機能する。典型的な例では、メモリモジュール600が、PCB基板620上にフィクスチャ610を有する。一乃至複数のフィクスチャ610は、1つの側又は両側からPCBアセンブリを支持するために、PCB基板620の表面に取り付けられる場合がある。メモリ部品又はメモリデバイス601,602,603,604,605及びサポーティングロジックデバイス606(例えばクロックチップ、レジスタチップ、バッファチップ、又はこれらのロジック機能をIC化したものなど)は、PCB基板620の上で相互連結層としてACMを使用しており、フィクスチャ610の開口611,612,613,614,615,及び616に配置され、クラムシェル630の上端に留められたクランプ632及び634共々、1セットのクラムシェル630により収納され、保持されている。クランプ632及び634は、クラムシェル630内にしっかりとメモリアセンブリを保持するため、クラムシェル630と連結するように設定されている。1つのサポーティングロジックデバイス606だけが示されているが、メモリモジュールは、他にもサポーティングロジックデバイスを含むことがある。典型的な実施例では、メモリデバイスが、DRAM(Dynamic Random Access Memory)デバイス、SRAM(Static Random Access Memory)デバイス、フラッシュメモリデバイス、電気的に書換可能なメモリ(Electric Erasable Programmable Memory)デバイス、プログラマブルロジックデバイス、強磁性メモリ(ferromagnetic memory)デバイス、又はこれらの任意の組み合わせから構成されることがある。
典型的な例では、アライメントチェーン625が、メモリモジュール600において、アライメントチェーン625に沿ってメモリ部品及びサポーティングロジックデバイスのコンタクトの良否を確認するため、メモリ部品及びサポーティングロジックデバイスと連結している。メモリモジュール600の一実施例では、アライメントチェーン625の1つのエンドポイント626がグランドに結ばれ、もう1つのエンドポイント627が基板表面からアクセス可能となっている。エンドポイント627は、さらに外部インターフェース領域630(例えばゴールドフィンガー)にあるピン628と連結されることがある。詳しくは、両者は、メモリモジュール600がマザーボードのソケットに挿入された後、そのマザーボード又はメインボードにより直接アクセス可能なように連結される。他の実施例では、アライメントチェーン625のエンドポイント626及び627が、マザーボードにより、又はマザーボード内の他のアライメントチェーンにさらに連結していることによりアクセス可能なメモリモジュール600に係る外部インターフェース領域630のピンに接続されることがある。例えばラッチなどのセンシングデバイスを、アライメントチェーンの整合性を監視すべく、そのアライメントチェーンに沿って部品に取り付けることができる。アライメントチェーン625は、相互連結層としてACMを使うメモリモジュール600の実施例における光学的な特徴である。
図7は、ハウジング内に収容された典型的な電子アセンブリを組み立てるための典型的な方法を示すフローチャートである。この電子アセンブリは、図4Aに示したアセンブリ400に準ずるものであり、同様の番号が付されている。例えば、典型的なフローチャートでは、部品の配置のガイドのために、フィクスチャを使う代わりに、キャビティにより基板表面がエンボスされる。加えて、部品と基板との間に配置される分離ACM層を使う代わりに、部品表面にACM層がラミネートされる。基板表面にエンボスされたキャビティは、数ミル(a few mils)の範囲において、正確にPCB製造プロセスに一致することができる。なお、1ミルは、1インチの1000分の1である。加えて、基板の片面だけが、図7の実施例の部品によって組み立てられる。ただし、基板の両面に部品を組み立てることも可能である。また、製造の質及びスループットを高めるために、アセンブリフィクスチャが、表面実装品において使用されることがある。また、アセンブリフィクスチャを使用することにより、複数の電子アセンブリの同時組立が容易になる。
図7は、ステップ710で始まる。ステップ710では、ハウジングカバー(例えば底面カバー)を、アセンブリフィクスチャ内に配置する。なお、複数の電子アセンブリが並行して組み立てられる場合には、同一の手順が数回繰り返され得るため、図7では1つの電子アセンブリだけについて論じていることに注意すべきである。
ステップ720では、例えば底面カバーを、アセンブリフィクスチャ内に配置した後、サーマルメンブレンを、底面カバー上方に配置する。サーマルメンブレンは、光学的な材料の膜であり、最終的な電子アセンブリにおいて熱の発生及び機械的な支持のために必要されるものに応じて選定される。ステップ730では、エンボスキャビティを有する基板を、底面カバー上に配置する。底面カバーは、光学的なサーマルメンブレンを含む。その後、ステップ740の組立方法を経て、ステップ750において手動により、又はステップ755において配置品により、ACMのラミネートされた部品を、エンボス開口に挿入することができる。部品の配置後、ステップ760では、サーマルメンブレン又は弾性膜を、組み立てられた基板上に配置する。これにより、熱消散を改善し、そしてACMのラミネートされた部品をプレスし、ステップ770でアセンブリに仮収納するために上面カバーを配置した後、基板との良好なコンタクトを形成する。あるいは、こうした組立方法において、ステップ720及び760を割愛するため、サーマルメンブレン又は弾性膜を、前もってカバーの内面にラミネートすることもある。
電子アセンブリに仮収容するために上面カバーを配置した後、ステップ780で、アセンブリが適切に組み立てられたか否かを測定するために、検査が行われる。ステップ785でアセンブリされていない旨判断された場合には、その後、ステップ790で、再生を実行する。詳しくは、上面カバーを取り除き、誤って配置された部品又はコンタクト不良の部品を診断し、その問題を修理するようにする。それから、ステップ780で、上面カバーをもとに戻し、そのアセンブリを再検査する。アセンブリがその検査に合格した場合には、その後、例えば上面及び底面カバーに超音波接合技術を適用することにより、ハウジングを確実にシールすることで、電子アセンブリを形成する。
図8は、ACP・ACM結合技術を使う典型的な電子アセンブリを組み立てるための典型的な方法を示すフローチャートである。ここでは、ACPが、基板表面においてフィクスチャ(すなわち部品フィクスチャ)の結合のために使用される。そして、ACMは、従来のアセンブリのような半田ペーストを用いることなく、容易に部品を挿入し、又は、部品を基板表面から分離することができるように、各部品と基板との間の相互連結層として使用される。基板は、ACM層により各部品と、そしてACP層により部品フィクスチャと、電気的に連結され、又は相互に連結されている。なお、各部品の配置及びコンタクトの整合性を監視するために、直列のアライメントチェーンを、アセンブリ内に埋め込むことが可能である。また、図7の実施例と同様、表面実装品を選んで配置することによって、いくつかの電子アセンブリを並行して組み立てることができる。説明を簡単にするため、図8の方法では、1つの電子アセンブリのみについて説明されている。
組立に際しては、まず、ステップ810において、ACP層を、配置すべき部品フィクスチャについての特定のペーストパターンで、基板表面に分配又は印刷する。電子アセンブリにおいて、導電トレースを、相互連結回路要素の一部として、部品フィクスチャに製造することができる。
部品フィクスチャは、ステップ820において、アライメントされ、そしてACP層が分配された基板表面に配置される。ACPは、ペーストの硬化の後で部品フィクスチャが基板表面に確実に結合されるように、十分な厚さを持っていることが好ましい。部品フィクスチャは、基板上の1セットの目標リファレンスマークに対してフィクスチャ上の1セットのアライメントマークをアライメントすることにより、基板表面に対して光学的又は電気的にアライメントすることができる。あるいは、フィクスチャは、一対の機械構造、例えばフィクスチャ上のマウンティングホール及び基板上のマウンティングシリンダ、又はこれらのホール・シリンダを入れ替えたものなどを使って、基板表面に対して機械的にアライメントすることができる。
ステップ830では、基板にフィクスチャを取り付けるため、ACPのホットプレス及び硬化を行う。ACPのホットプレス及び硬化は、異方電気伝導性をプレス方向(例えばフィクスチャから基板へ)について生じさせる。
ステップ840では、フィクスチャが基板上に適切に組み立てられているか否かを測定するために、検査を実行する。フィクスチャが適切に組み立てられていない場合には、ステップ845において、基板又はフィクスチャが相当の価値を持っているか又は再生がどれだけ複雑であるかによって、フィクスチャを、廃棄するか、又は再生するか、を決める。こうして修復されたフィクスチャが検査に合格した場合(例えば基板に対して良好にアライメントされている場合)には、その後、ステップ850において、ACM層及び部品は、全ての部品が配置されるまで、部品フィクスチャ内の目標の開口に配置される。
フィクスチャの開口は、基板上に正確に部品を保持するだけではなく、部品が上から適切にプレスされる場合に、部品パッケージでのコンタクトアレイが、基板表面に形成された部品の目標ランドパターンと接続されることを保証する。フィクスチャの開口の大きさは、部品の外形寸法に合わせることが好ましい。ただしこの場合であっても、容易に部品を挿入し、取り外すことが可能な状態を維持することが好ましい。ACM層は、ランドグリッドアレイ(LGA)パッケージ内の部品に適している。このパッケージでは、ベアコンタクトの1つのアレイ内を除いて、半田ボールが当該パッケージに取り付けられることはない。
フィクスチャの開口に、相互連結層としてのACMと共に部品を配置した後、ステップ860において、例えばサーマルメンブレンなど、内面に設けられた弾性材料の層から構成されるカバーを、そのフィクスチャの開口において部品の配置を維持するように、アセンブリの上面に配置する。ステップ870では、各部品が適切に組み立てられているか否かを確認するために、検査を実行する。検査が不合格である場合は、ステップ885において、位置ずれした部品を再配置するため、又はACMメンブレンの不良品、もしくは部品にラミネートされたACMの欠陥品を取り替えるため、そのカバーを取り外す。これらのプロセス(例えばステップ860〜885)は、ステップ880で検査を合格するまで繰り返される。その後、ステップ890では、電子アセンブリ内に全ての部品を確実に保持するように、上面及び底面カバーから構成される電子アセンブリを、クランプ、クリップ、ラッチ、又はシールする。
基板の両面に部品が設けられている場合には、組み立てられた基板の底面カバーを含む一方の面を、ステップ880における検査の合格後、裏返すことができるようになっている。そしてその後、第2のフィクスチャ及びACM層、そして部品を、第2の基板表面に配置するため、その第2の面の組立てが完了し、検査に合格するまで、上記ステップ810〜880を繰り返し実行する場合がある。
本発明の別の実施例では、両面に組み立てられた部品を持つ電子アセンブリの組立てを容易にするために、第2の基板を使用することがある。組み立てられた基板が検査を合格した後、両面電子アセンブリを形成すべく、間に異方性導電膜(ACM)を持つ第1の組み立てられた基板及び第2の組み立てられた基板を、背中合わせに、アライメントし、配置する場合がある。第1及び第2の基板の間に電気的な接続を必要としない場合には、ACMの代わりに、サーマルメンブレン、ペースト、接着剤が使用されることもある。
本発明の変形例では、分離可能な部品群から構成される電子アセンブリの集積密度の増加に伴い、複数のフィクスチャ、複数のACM、そして複数の基板が、3次元(3D)構造となるように積層される場合がある。分離可能な部品群では、分離可能な部品が、その境界で分離ACM層により薄片に分けられ、又は分離ACM層が、その下において、部品と基板との間の境界に挿入されることもある。ACM層、フィクスチャ、フィクスチャの開口においてACMで薄片に分けられ、又は相互に連結された部品群、そして基板の構成要素のうちの基本構築ブロック、すなわち基本的なMFS(Membrane-Fixture-Substrate)の構成要素は、スタック型電子アセンブリを構築するため、例えば図9に示されるように結合される。MFS基本構築ブロックが、スタック型電子アセンブリにおいて他のMFSの構成要素と電気的に相互に連結されない場合には、ACM層915,925,及び935は、サーマルメンブレンに置き換えられることがある。いくつかの実施形態では、スタック型電子アセンブリは、ハウジング内に収容され、シールされる。
図9は、縦につながる(cascade)3層のMFS構成要素910,920,930から構成されるアセンブリの典型的な実施例である。この実施例では、MFS積層体が、連続していて、その間にギャップ(隙間)を必要としない。このため、部品とACM層、又は部品とサーマルメンブレンも、ギャップを必要としない。図9に示されるギャップは、構築ブロックを識別するためのものにすぎず、もっと明確に構成要素がくっついている。1セットのマウンティングホール及びマウンティングシリンダは、MFS積層体をアライメントするために、又は結合させるために、使用されることがある。
各MFSについて、各上面のACM層は、その上面において隣り合うMFSの相互連結層として機能することができる。変形例では、隣り合うMFSの相互連結を容易とするため、導電路又は結合トレースを含む1セットの相互連結要素を、前もってチップ状又は平板状に形成することができる。こうして、その相互連結要素をフィクスチャの開口に挿入し、隣り合うMFSを結合させる。相互連結要素は、隣り合う2つのMFSにおいてACM層を介して基板を接続するコネクタとして機能する。相互連結要素は、例えばMICTORコネクタ、そして電子アセンブリ内に見られるフレキシブル回路のような、高価な機械的コネクタに代替することができる。加えて、ACM層と結合する相互連結要素にとっても利点がある。相互連結要素の数及び位置は、機械的コネクタ又はフレキシブル回路により、物理上、又は位置上、強制的に連結されないフィクスチャの範囲で、自由に選択することができる。基板の両面が、経路密度増加のため、相互連結回路要素と一緒製造されることで、相互連結要素が、複数のACM層を介して、隣り合う基板に必要な相互連結を供給する場合もある。電子アセンブリ内の受動部品は、フィクスチャ内に埋め込まれ、又は相互連結要素内に埋め込まれ、又はMFS内の基板表面に半田実装されることがある。あるいは、MFSへの配置のために部品内を上面から底面に延びるアライメントマークに関連付けられた導電路942が、複数のACM層を介して隣り合うMFSを連結させる相互連結要素として用いられることもある。同様に、基板内を上面から底面に延びるアライメントマークに関連付けられた導電路944が、隣り合うMFSの結合として使用されることもある。
アライメントチェーンは、例えばMFS積層構造のような、より複雑な構造を含む電子アセンブリにおいて、部品の配置及びコンタクトのステータスを診断する場合に有益である。このアライメントチェーンは、簡素な電子アセンブリについての光学的な特徴であり、部品群に基づくACMが適切に組み立てられているか否かを測定するための機能的な検査を、十分なものとする。複雑な電子アセンブリ以外では、欠陥部分を確認するための効率の良い方法が、実質的に、検査、デバッグ、再生のコストを下げることがある。アライメントチェーンは、より大きくの分離可能な部品又は複数のMFSから構成される複雑な電子アセンブリのための解決手段である。部品群のための導電性アライメントマーク、及び、直列導電路への基板上のマッチング導電性リファレンスマークに連結するアライメントチェーンは、アセンブリ内の部品群についての組立の整合性を検出する場合に有効である。複数のアライメントチェーンは、複雑な電子アセンブリ内の部品を、より小さいアライメントチェーンの各々のアクセスポイントで複数のサブグループに分割し、その電子アセンブリ内のより小さな領域に分離した、ACMで相互に連結される部品群について、配置及びコンタクトのステータスを検出する。
典型的な実施例を参照して、本発明について説明した。様々な改良がなされる場合があることや、他の実施例も本発明の範囲から外れることなく使用可能であることは、当業者にとって明らかである。例えばいくつかの電子アセンブリが、一乃至複数のフィクスチャばかりでなく、一乃至複数のアライメントチェーンも含むことがある。この場合、フィクスチャは、任意のハウジング又は囲いの下に、さらに複数の相互連結層を含むことがある。このように、上述した典型的な実施例に係る上記実施例又は他の変形例は、本発明に含まれるものとなっている。
一実施形態において、部品におけるアライメントマークの1セットと、基板上のリファレンスマークの1セットとが、補助的な導電路により、連結されている状態を示す図である。 同実施形態において、相互連結層としてACMを用いた層上の2つの部品を連結しているアライメントチェーンを示す図である。 本発明の実施形態において、アライメントチェーンを含む電子アセンブリが囲い内に収納されている状態を示す図である。 ハウジング内に収納された基板上の部品の組立てにフィクスチャを用いた場合における電子アセンブリの一例を示す図である。 基板裏面と結合した相互連結トレースを含むフィクスチャの一例を示す上面図である。 メモリモジュールの電子アセンブリの一例について、ハウジング内に収納されたACMで相互に連結された各部品の配置を維持するためにフィクスチャが基板に接続された部分を示す図である。 クラムシェルに収納されたフィクスチャ、部品、アライメントチェーン、及び外部インターフェースを含む、メモリモジュールの本発明の一例を示す上面図である。 ハウジングに収納されたアセンブリにおいて、所定のキャビティ配置によりエンボス加工された基板上に、ACMのラミネートされた部品を組み立てる方法の一例を示すフローチャートである。 ACP及びACMの結合技術を使って、電子アセンブリを組み立てる方法の一例を示すフローチャートである。 縦につながる態様で複数のMFSが積層されたアセンブリの一例を示す図である。

Claims (41)

  1. 複数の部品から構成される部品群と、
    基板と、
    前記基板と前記部品とを電気的に連結するように設定された異方性導電材料層と、
    を備え、
    前記部品は、外部インターフェースとしてのコンタクトアレイと、該コンタクトアレイに連結された1セットの導電性パッドと、を有し、
    前記基板は、前記部品のコンタクトアレイに合わせて設定された1セットのランドパターンと、前記部品の前記導電性パッドのセットに合わせて設定され、前記基板上において前記ランドパターンのセットに連結された1セットの導電性パッドと、を有し、
    電源又はグランドに電気的に接続される一連の導電路において、前記基板の導電性パッドと、前記部品群における前記部品の対応する前記導電性パッドとを、前記異方性導電材料層を通じて、相互に連結するアライメントチェーンを、さらに備える、
    ことを特徴とする電子アセンブリ。
  2. 前記導電性パッドは、前記部品の表面領域から別の表面領域へ信号を伝えるように設定された前記導電路に連結される、
    請求項1に記載の電子アセンブリ。
  3. 前記導電性パッドは、前記部品において、さらにラッチに連結される、
    請求項2に記載の電子アセンブリ。
  4. 前記基板の前記導電性パッドのセットの1つは、前記基板における前記ランドパターン上の前記異方性導電材料層を通じて、前記部品の前記コンタクトアレイの整合性を監視するように、前記部品上の前記導電性パッドのセットの対応する1つに連結されており、
    前記部品上の導電性パッドはアライメントマークに、前記基板上の前記導電性パッドはリファレンスマークに、それぞれ相当する、
    請求項1乃至3のいずれか一項に記載の電子アセンブリ。
  5. 前記コンタクトアレイは、外部インターフェースとして前記部品上に設けられた1セットの導電性パッドである、
    請求項1乃至4のいずれか一項に記載の電子アセンブリ。
  6. 前記異方性導電材料層は、前記部品上にラミネートされ、前記部品が前記基板から分離可能であるように設定されている、
    請求項1乃至5のいずれか一項に記載の電子アセンブリ。
  7. 前記異方性導電材料は、前記基板の表面領域にラミネートされている、
    請求項1乃至6のいずれか一項に記載の電子アセンブリ。
  8. 前記部品の熱消散をするように設定された少なくとも1つのサーマルメンブレンを、さらに備える、
    請求項1乃至7のいずれか一項に記載の電子アセンブリ。
  9. 前記部品群は、当該電子アセンブリ内に複数のアライメントチェーンを形成するように、さらにより小さな部品群に分割可能である、
    請求項1乃至8のいずれか一項に記載の電子アセンブリ。
  10. 前記アライメントチェーンは、前記異方性導電材料層越しに、前記基板上における前記部品群の位置及び導電性のステータスを診断するように設定されている、
    請求項1乃至9のいずれか一項に記載の電子アセンブリ。
  11. 前記アライメントチェーンの整合性を監視するための1セットのアクセス領域を、さらに備える、
    請求項1乃至10のいずれか一項に記載の電子アセンブリ。
  12. 前記基板上に、前記部品の位置を維持するように設定された保護構造体を含む、
    請求項1乃至11のいずれか一項に記載の電子アセンブリ。
  13. 前記保護構造体は、前記基板上に配置された前記部品の高さプロファイルに合わせて設定された内面を有する一乃至複数のカバーから構成される、
    請求項12に記載の電子アセンブリ。
  14. 前記保護構造体は、前記部品及び前記基板の配置を維持するためのハウジングを有し、
    前記ハウジングは、1セットの上面ノッチを有する上面カバーと、1セットの底面ノッチを有する底面カバーと、を備え、
    前記底面ノッチは、前記上面ノッチに連結し、協働して前記ハウジングを保持するように設定されている、
    請求項12又は13に記載の電子アセンブリ。
  15. 前記保護構造体は、前記部品及び前記基板を保持するための折りたたみ式のハウジングを備え、
    前記ハウジングは、
    上面ノッチに連結される上面プレートと、
    前記上面ノッチと連結されるように設定された底面ノッチに連結される底面プレートと、
    前記上面プレート及び前記底面プレートを一緒に保持するように適用されるよう設定されたクランプと、
    を備える、
    請求項12乃至14のいずれか一項に記載の電子アセンブリ。
  16. 相互連結層として異方性導電膜を使用する前記部品の配置を容易にするように設定された少なくとも1つの取付具を、さらに備える、
    請求項1乃至15のいずれか一項に記載の電子アセンブリ。
  17. 前記取付具は、前記基板上に配置された前記部品の物理的外形に合った複数の開口を備える、
    請求項16に記載の電子アセンブリ。
  18. 前記取付具は、前記部品と前記基板との間の信号ルーティングを容易にするための相互連結回路を有し、一乃至複数の相互連結層を備える、
    請求項16又は17に記載の電子アセンブリ。
  19. 前記取付具は、複数の組込み受動部品を備える、
    請求項16乃至18のいずれか一項に記載の電子アセンブリ。
  20. 前記取付具は、前記基板の表面でエンボスされている、
    請求項16乃至19のいずれか一項に記載の電子アセンブリ。
  21. 前記取付具は、異方性導電膜により、前記基板の表面上に連結されている、
    請求項16乃至20のいずれか一項に記載の電子アセンブリ。
  22. 前記取付具は、異方性導電膜により、前記基板の表面上に連結され、硬化されている、
    請求項16乃至21のいずれか一項に記載の電子アセンブリ。
  23. 前記取付具は、半田ペーストにより、前記基板の表面上に半田付けされている、
    請求項16乃至22のいずれか一項に記載の電子アセンブリ。
  24. 前記基板上の取付具の位置を維持すべく、1セットのマウンティングシリンダに合わせるように1セットのマウンティングホールを組み込むことにより、前記取付具が、前記基板のアライメント面に機械的に連結される、
    請求項16乃至23のいずれか一項に記載の電子アセンブリ。
  25. 前記基板上の取付具の位置を維持すべく、前記基板の表面に刻みを入れることにより、前記取付具が、前記基板のアライメント面と機械的に連結される、
    請求項16乃至24のいずれか一項に記載の電子アセンブリ。
  26. 前記取付具は、前記基板上における前記取付具の配置の整合性を検出するために、前記基板において1セットの導電性パッドをアライメントするように設定された1セットの導電性パッドを備える、
    請求項16乃至25のいずれか一項に記載の電子アセンブリ。
  27. 前記基板において導電路と連結される前記導電性パッドに、前記取付具において導電路と連結された前記導電性パッドを、異方性導電材料を通じて、連結するアライメントチェーンをさらに備える、
    請求項26に記載の電子アセンブリ。
  28. 当該電子アセンブリは、
    基板上において一乃至複数のメモリデバイスにアクセスするためのメモリバスを通じて信号を受信する一乃至複数のメモリデバイスと、
    異方性導電材料を相互連結層として、前記基板上に一乃至複数のメモリデバイスを配置するように設定された少なくとも1つの取付具(1セットの開口を含む)と、
    前記基板上に一乃至複数のメモリデバイスを保持するための保護構造体と、
    から構成されるメモリモジュールである、
    請求項1乃至27のいずれか一項に記載の電子アセンブリ。
  29. 基板上において一乃至複数のロジックデバイスにアクセスするためのメモリバスを通じて制御信号を受信する一乃至複数のロジックデバイスを、さらに備える、
    請求項28に記載の電子アセンブリ。
  30. 前記メモリデバイスは、
    DRAM(Dynamic Random Access Memory)デバイス、
    SRAM(Static Random Access Memory)デバイス、
    フラッシュメモリデバイス、
    電気的に書換可能なメモリ(Electric Erasable Programmable Memory)デバイス、
    プログラマブルロジックデバイス、
    強磁性メモリ(ferromagnetic memory)デバイス、及び
    これらデバイスの任意の組み合わせ、
    のいずれか1つである、
    請求項28又は29に記載の電子アセンブリ。
  31. 前記メモリデバイスの配置の整合性を診断するためのアライメントチェーンを、さらに備える、
    請求項28乃至30のいずれか一項に記載の電子アセンブリ。
  32. 前記部品は複数の部品を含み得る、
    請求項1乃至31のいずれか一項に記載の電子アセンブリ。
  33. 前記複数の部品からなる部品群は、前記基板の一乃至複数の表面に配置され得る、
    請求項1乃至32のいずれか一項に記載の電子アセンブリ。
  34. 前記基板は複数の基板から構成される、
    請求項1乃至33のいずれか一項に記載の電子アセンブリ。
  35. 前記異方性導電材料層は異方性導電膜を有する、
    請求項1乃至34のいずれか一項に記載の電子アセンブリ。
  36. 前記異方性導電材料層は異方性導電ペーストを有する、
    請求項1乃至35のいずれか一項に記載の電子アセンブリ。
  37. 外部インターフェースとしてのコンタクトアレイと、該コンタクトアレイに連結された1セットの導電性パッドと、を有する複数の部品から構成される部品群と、
    前記部品のコンタクトアレイに合わせて設定された1セットのランドパターンと、前記部品の前記導電性パッドのセットに合わせて設定され、前記ランドパターンのセットに連結された1セットの導電性パッドと、を有する基板と、
    前記基板の表面上に連結された異方性導電材料層と、
    当該電子アセンブリにおいて、前記部品群を構成する各部品の前記コンタクトアレイが、前記異方性導電材料層越しに、前記基板上の対応するランドパターンに対してアライメントされるように、前記部品群を位置決めする手段と、
    を備え、
    電源又はグランドに電気的に接続される一連の導電路において、前記基板の導電性パッドと、前記部品群における前記部品の対応する前記導電性パッドとを、前記異方性導電材料層を通じて、相互に連結するアライメントチェーンを、さらに備える、
    ことを特徴とする電子アセンブリ。
  38. 少なくとも1つの基板がその基板上に1セットの導電性パッドを有する複数の基板と、
    開口位置を有する複数の取付具と、
    複数の異方性導電材料膜と、
    前記開口位置において異方性導電材料を通じて相互に連結され、少なくとも1つの部品が、前記基板の前記導電性パッドのセットに合わせて設定された1セットの導電性パッドを有する複数の部品と、
    電源又はグランドに電気的に接続される一連の導電路において、前記複数の基板の少なくとも1つの導電性パッドと、前記複数の部品の少なくとも1つの対応する前記導電性パッドとを、前記複数の異方性導電材料膜の少なくとも1つを通じて、相互に連結するアライメントチェーンと、
    を備える、
    ことを特徴とするスタック型電子アセンブリ。
  39. 前記異方性導電材料膜、前記基板、前記取付具、及び前記異方性導電材料で相互に連結された部品は、前記取付具の前記開口位置に配置され、MFS(Membrane-Fixture-Substrate)構築ブロックを形成し、複数のMFS構築ブロックが相互連結要素により連結されて縦列にスタック化されるように、設定されている、
    請求項38に記載の電子アセンブリ。
  40. 前記相互連結要素は、前記部品をその上面から底面にかけて接続する導電路である、
    請求項39に記載の電子アセンブリ。
  41. 前記相互連結要素は、当該平面受動素子をその上面から底面にかけて接続する1セットの導電路を有する平面受動素子である、
    請求項39又は40に記載の電子アセンブリ。
JP2008554381A 2006-02-10 2007-02-09 取り外し可能な部品を用いた電子アセンブリ Expired - Fee Related JP5221387B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/351,418 2006-02-10
US11/351,418 US7928591B2 (en) 2005-02-11 2006-02-10 Apparatus and method for predetermined component placement to a target platform
US11/593,788 2006-11-06
US11/593,788 US20070187844A1 (en) 2006-02-10 2006-11-06 Electronic assembly with detachable components
PCT/US2007/003519 WO2007095100A2 (en) 2006-02-10 2007-02-09 Electronic assembly with detachable components

Publications (2)

Publication Number Publication Date
JP2009526403A JP2009526403A (ja) 2009-07-16
JP5221387B2 true JP5221387B2 (ja) 2013-06-26

Family

ID=44839717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008554381A Expired - Fee Related JP5221387B2 (ja) 2006-02-10 2007-02-09 取り外し可能な部品を用いた電子アセンブリ

Country Status (4)

Country Link
JP (1) JP5221387B2 (ja)
DE (1) DE112007000316T5 (ja)
MY (1) MY147246A (ja)
TW (1) TWI401005B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111799031A (zh) * 2020-07-14 2020-10-20 周开 一种多层超导带材叠成的高温超导体
US20220223441A1 (en) * 2021-01-08 2022-07-14 Kla Corporation Process condition sensing apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482826B2 (ja) * 1997-08-01 2004-01-06 セイコーエプソン株式会社 Ic実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JP4257534B2 (ja) * 1998-07-28 2009-04-22 セイコーエプソン株式会社 半導体装置の製造方法
JP2000100873A (ja) * 1998-09-18 2000-04-07 Matsushita Electric Ind Co Ltd ベアチップ実装方法
JP4246835B2 (ja) * 1999-03-09 2009-04-02 ローム株式会社 半導体集積装置
JP2002353602A (ja) * 2002-03-06 2002-12-06 Matsushita Electric Ind Co Ltd バンプ付きワークの実装用導電性ペースト
JP2004079905A (ja) * 2002-08-21 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP4221238B2 (ja) * 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
WO2004051732A1 (en) * 2002-11-29 2004-06-17 Infineon Technologies Ag Attachment of flip-chips to substrates
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu

Also Published As

Publication number Publication date
MY147246A (en) 2012-11-14
TWI401005B (zh) 2013-07-01
JP2009526403A (ja) 2009-07-16
TW200833207A (en) 2008-08-01
DE112007000316T5 (de) 2008-12-11

Similar Documents

Publication Publication Date Title
US9253894B2 (en) Electronic assembly with detachable components
US20110228506A1 (en) Electronic assembly with detachable components
US5530376A (en) Reusable carrier for burn-in/testing of non packaged die
US3614541A (en) Package for an electronic assembly
US5572140A (en) Reusable carrier for burn-in/testing on non packaged die
JPH0334388A (ja) 圧着プリント配線板モジュール
US3739232A (en) Interconnected electrical circuit board assembly and method of fabrication
JPH07191091A (ja) 電気接続装置
US5977784A (en) Method of performing an operation on an integrated circuit
US20110222252A1 (en) Electronic assembly with detachable components
US20110222253A1 (en) Electronic assembly with detachable components
JP2000294720A (ja) 半導体集積回路パッケージ
US7408253B2 (en) Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density
EP0305951B1 (en) Testing of integrated circuit devices on loaded printed circuit boards
US20020025608A1 (en) Memory module, method of manufacturing the memory module, and test connector using the memory module
US20110223695A1 (en) Electronic assembly with detachable components
TWI400442B (zh) A detection method for a detection device and a panel
RU2498449C1 (ru) Контактирующее устройство
JP5221387B2 (ja) 取り外し可能な部品を用いた電子アセンブリ
RU2492549C1 (ru) Способ сборки трехмерного электронного модуля
JPH03120742A (ja) 半導体装置のエージング方法、及び、同装置
CN111785653A (zh) 一种三维立体封装芯片的测试模组
US20080231288A1 (en) Semiconductor package having projected substrate
US6380492B1 (en) Contact film used for devices having ball grid array structure and device mounting structure
US20080232074A1 (en) Circuit Card Assembly Including Individually Testable Layers

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees