CN111785653A - 一种三维立体封装芯片的测试模组 - Google Patents

Abstract

本发明公开一种三维立体封装芯片的测试模组，涉及印制电路板、立体封装芯片技术领域；所述测试模组包括若干个从上至下依次堆叠的叠层板、以及设置在两两相邻的两个所述叠层板之间的信号转接板；叠层板的正反两面均设置有至少一个测试点焊盘，叠层板的正面与反面的测试点焊盘一一对应短接；信号转接板的正反两面均设置有信号转接焊盘，信号转接板的正面与反面的信号转接焊盘一一对应设置，信号转接板上对应设置的正面与反面的信号转接焊盘导通或者断开；信号转接焊盘与其相对的叠层板的测试点焊盘一一对应电连接。本发明测试模组极大的简化了测试步骤，节省开发成本，提高叠层板的合格率、叠层板测试的可靠性。

Description

一种三维立体封装芯片的测试模组

技术领域

本发明涉及印制电路板、三维立体封装芯片技术领域，特别涉及一种三维立体封装芯片的测试模组。

背景技术

三维立体封装是在三维立体空间内实现单个封装体内堆叠多个芯片(已封装芯片或裸片)的封装技术。三维立体封装模块叠层板(以下简称叠层板)的垂直互联类型分为单一型器件多层直接垂直互联、单一型器件通过PCB印制板多层垂直互联、混合型器件通过PCB印制板多层垂直互联等。

各个叠层板在堆叠之前，往往需要对每一个叠层板的电气性能进行测试筛选，从而保证后期成品模块的连通性、电气性能、功能特性符合设计需求。当下对叠层板测试，通常采用平面系统联调测试、单层板独立测试验证等方式；

平面展开测试是将一个立体封装结构的各个叠层板在平面上展开，各叠层板放在一个大的测试板(PCB印制板)的不同位置采用顶针接触或是连接器接触的方式进行测试，以此来验证各个叠层板是否满足设计需求。当遇到复杂的系统级三维立体封装模块时，整个验证板的测试验证就会变的比较复杂。采用这种测试方式时，当一个立体封装结构的叠层板数量比较多时，会让测试板设计尺寸过大。

单板板独立测试是绘制专用测试板对每一块叠层板单独进行测试，单独测试容易出现系统风险，往往容易造成测试不全等现象。

在上述的两种测试方式时，还需要来针对每一块板采用特定的夹具固定，之后通过测试接口引出被测信号线至测试设备中，完成相应的测试；特定的夹具的也会让测试过程变得较为复杂。

发明内容

本发明的旨在提供一种方便进行测试的一种三维立体封装芯片的测试模组；本发明通过以下技术方案实现：

一种三维立体封装芯片的测试模组，包括若干个从上至下依次堆叠的叠层板；其特征在于，还包括设置在两两相邻的两个所述叠层板之间的信号转接板；所述叠层板的正反两面均设置有至少一个测试点焊盘，所述叠层板的正面与反面的所述测试点焊盘一一对应短接；

所述信号转接板的正反两面均设置有信号转接焊盘，所述信号转接板的正面与反面的信号转接焊盘一一对应设置，所述信号转接板上对应设置的正面与反面的所述信号转接焊盘导通或者断开；所述信号转接焊盘与其相对的所述叠层板的所述测试点焊盘一一对应电连接。

进一步地，所述信号转接板的正反两面还设置有连接座，所述连接座凸出所述信号转接板的表面设置，所述信号转接焊盘安装在所述连接座上。

具体地，所述信号转接板上对应设置的正面与反面的所述信号转接焊盘之间通过连接0欧姆电阻实现导通。

具体地，所述叠层板上设置有至少一个引线桥焊盘以及至少一个引线桥，每个所述引线桥的连接有至少一所述引线桥焊盘，所述引线桥焊盘与所述测试点焊盘走线连接。

进一步地，所述叠层板的各所述引线桥围成有放置若干电子元器件的放置区域；所述测试点焊盘设置在所述放置区域的外侧。

进一步地，各所述叠层板与所述信号转接板上均对应设置有至少一个定位孔；所述叠层板与所述信号转接板对应设置的所述定位孔上下位置相对；所述测试模组还包括穿设于所述定位孔的定位杆。

进一步地，各所述叠层板与所述信号转接板上对应设置有至少一个安装孔；所述叠层板与所述信号转接板对应设置的所述安装孔上下位置相对。

具体地，各所述叠层板与所述信号转接板均为矩形结构，所述叠层板的所述安装孔设置在所述叠层板的四角，所述信号转接板的所述安装孔设置在所述信号转接板的四角。

具体地，所述信号转接焊盘与所述测试点焊盘接触式电连接。

本发明的有益技术效果：

本发明的三维立体封装机构的测试模组能够实现三维立体封装芯片的垂直互联测试；相对传统的单片叠层板测试以及平面展开测试，本发明的测试模组极大的简化了测试步骤，缩短了测试底板的设计周期、节省开发成本，提高叠层板的合格率、叠层板测试的可靠性。

附图说明

图1是本发明实施例提供的三维立体封装芯片的测试模组的结构示意图之一(各层板处于未电连接状态)；

图2是本发明实施例提供的三维立体封装芯片的测试模组的结构示意图之二(各层板处于未电连接状态)；

图3本发明实施例提供的三维立体封装芯片的测试模组的侧视图(各层板处于未电连接状态)；

图4是本发明实施例提供的第一叠层板的俯视图；

图5是本发明实施例提供的第一信号转接板的俯视图；

附图标号说明：

110-第一叠层板、111-测试点焊盘、112-引线桥焊盘、113-引线桥、114- 定位孔、115-电子元器件、116-安装孔、117-第一PCB基板、120-第二叠层板、 130-第三叠层板、140-第四叠层板；210-第一信号转接板、211-信号转接焊盘、 212-0欧姆电阻、213-连接座、214-定位孔、216-安装孔、220-第二信号转接板、 230-第三信号转接板、310-定位杆。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的描述。

需要指出的是，除非另有指明，本方案使用的所有技术和科学术语具有与本方案所属技术领域的普通技术人员通常理解的相同含义。

结合图1～3，本实施例提供了一种立体封装结构，从上到下依次包括堆叠设置的第一叠层板110、第一信号转接板210、第二叠层板120、第二信号转接板 220、第三叠层板130、第三信号转接板230、第四叠层板140。

结合图4，以第一叠层板110为例对各个叠层板的结构做出说明；第一叠层板110包括第一PCB基板117以及设置在焊接在第一PCB基板117上的若干电子元器件115；第一叠层板110的正反两面均设置有至少一个测试点焊盘111，此处所述的第一叠层板110的正反两面也是第一PCB基板117的正反两面，第一叠层板110的正面与反面的所述测试点焊盘111一一对应短接，以便于第一叠层板110能够在正面与反面均能与其他结构进行信号连接。

第一叠层板110设置有至少一个引线桥焊盘112以及至少一个引线桥113，每个所述引线桥113连接有至少一所述引线桥焊盘112，所述引线桥焊盘112与所述测试点焊盘111在所述第一PCB基板117上走线连接(电连接)。具体地，引线桥 113的两端连接有所述引线桥焊盘112；引线桥113用于实现其两端的引线桥焊盘 112的电气连接；测试点焊盘111用于第一叠层板110的电测试，保证电装完整性。

本实施例中，各个引线桥113围成有放置若干电子元器件115的矩形的放置区域，各个引线桥焊盘112分布在所述放置区域的内外两侧，各个所述测试点焊盘111设置在所述放置区域的外侧；具体的，所述测试点焊盘111在放置区域的外侧的上下左右各放置两排或两列。所述测试点焊盘111、引线桥焊盘 112和引线桥113的形状、数目和放置关系可依据实际情况而定，例如引线桥 113可以围成一个圆形，测试点焊盘111可以成任意行数或任意列数放置，或者围成一条或多条圆弧。

本实施例中第一叠层板110且矩形结构，第一叠层板110还设置有两个对称的定位孔114以及设置在第一叠层板110四角的安装孔116，安装孔110位于放置区域的外侧。

所述第一叠层板110上的电子元器件115可以是但不局限于电阻、电容、 CPU、FLASH、晶振、复位芯片中的一种或者几种。

其他叠层板的结构与第一叠层板110的结构相同，只是其上所焊接的电子元器件115不同(当然也可以是相同的电子元器件)，此处其他层叠层板的结构不再赘述。优选地，本实施例中各个叠层板的测试点焊盘的位置、尺寸均相同，以便于堆叠时上下位置刚好相对。

结合图5，以第一信号转接板210为例对各个信号转接板的结构做出说明：第一信号转接板210的正反两面均设置有连接座213，每个连接座213上安装有至少一个信号转接焊盘211；第一信号转接板210的正面与反面的信号转接焊盘 211一一对应设置，所述第一信号转接板210上对应设置的正面与反面的所述信号转接焊盘211导通或者断开；具体的，第一信号转接板210上对应设置的正面与反面的所述信号转接焊盘211之间通过连接有0欧姆电阻212实现导通；实际应用中根据三维立体封装芯片的激光雕刻图或原理图来决定是否设置连接 0欧姆电阻来实现第一信号转接板210的正反面的信号转接焊盘211的导通与断开情况；所述信号转接焊盘与其相对的所述叠层板的所述测试点焊盘一一对应电连接，即第一信号转接板210的正面的信号转接焊盘211与第一叠层板110 的反面的测试点焊盘111一一对应电连接，第一信号转接板210的反面的信号转接焊盘211与第二叠层板120的正面的测试点焊盘一一对应电连接。

第一信号转接板还包括两个对称的定位孔214以及设置在四角的安装孔216。

其他信号转接板的结构与第一信号转接板210的结构相同，并且各个信号转接板的形状与各个叠层板的形状均相同，均是矩形结构；各个信号转接板的定位孔的位置与各个叠层板的定位孔的位置上下相对，以便于将各定位孔穿槽定位杆310时，各个信号转接板与各个叠层板的边缘对其；各个信号转接板的安装孔的位置与各个叠层板的安装孔的位置上下相对，便于穿入螺栓实现各层板的固定以及相邻板的电连接，即每一层信号转接板的正面的信号转接焊盘与上一层叠层板的反面的测试点焊盘一一对应电连接，每一层信号转接板的反面的信号转接焊盘与其下一层的叠层板的正面的测试点焊盘一一对应电连接；信号转接板起到了各层叠层板的信号转接的作用。具体地，所述信号转接焊盘与所述测试点焊盘接触式电连接。在其他实施例中信号转接焊盘与测试点焊盘也可以采用插接式电连接等其他本领域管用的电连接手段。

所述立体封装结构还包括穿设于各个定位孔(包括信号转接板的定位孔以及叠层板的定位孔)的两个定位杆310，定位杆310能够实现各层信号转接板与叠层板的精准定位，从而能够便于各层板子的接触式电连接。

本实施例的三维立体封装芯片的生产组装过程如下：

(1)测试模组的组装。

从下到上(可以从上到下)依次将各层叠层板与信号转接板的定位孔穿设在两个定位杆310上以实现各层板的焊盘的上下对位；之后又使用螺栓(图中未示)穿设在各层板的安装孔中，拧紧螺栓，实现各层板的紧固连接；安装完成，各层板的测试信号通过信号转接焊盘以及测试点焊盘实现上下垂直互联。螺栓安装完成，可以拔出定位杆310。

(2)测试模组的测试。

测试时，将最下一层叠层板(本实施例中为第四叠层板140)与测试底板(图中未示)的测试座相连接，最下一层叠层板的各个测试点焊盘与测试底板的测试座上的测试接收焊盘电连接；测试底板上还设置有电源输入接口、JTAG和串口等，最终通过编写全功能程测试验证放置于测试底板上的立体测试模块是否存在异常；发明是将立体封装结构作为一个整体进行电气性能以及功能测试，能够在不占用较大的空间的基础上一次性测试完成，不仅节约了测试底板的占用面积，也能大大的缩短了测试底板的设计周期。

(3)测试模组的灌胶-切割-激光雕刻等工艺来制备成成品三维立体封装芯片；本步骤的流程是三维立体封装芯片的常规工艺流程，具体的此处不再赘述。

本实施例的三维立体封装芯片的测试模组，通过在叠层板与叠层板之间增加信号转接板转接，实现多块叠层板三维互联垂直测试；叠层板与叠层板之间增加信号转接板，在信号转接板上通过是否连接有0欧姆电阻，来实现上下层信号的通断，实现三维互联垂直测试；相对传统的相关应用，本实施例极大的简化了测试步骤，缩短了测试底板的设计周期、节省开发成本，提高叠层板的合格率、叠层板测试的可靠性。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，不经创造性所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种三维立体封装芯片的测试模组，包括若干个从上至下依次堆叠的叠层板；其特征在于，还包括设置在两两相邻的两个所述叠层板之间的信号转接板；所述叠层板的正反两面均设置有至少一个测试点焊盘，所述叠层板的正面与反面的所述测试点焊盘一一对应短接；

所述信号转接板的正反两面均设置有信号转接焊盘，所述信号转接板的正面与反面的信号转接焊盘一一对应设置，所述信号转接板上对应设置的正面与反面的所述信号转接焊盘导通或者断开；所述信号转接焊盘与其相对的所述叠层板的所述测试点焊盘一一对应电连接。

2.根据权利要求1所述的测试模组，其特征在于，所述信号转接板的正反两面还设置有连接座，所述连接座凸出所述信号转接板的表面设置，所述信号转接焊盘安装在所述连接座上。

3.根据权利要求1所述的测试模组，其特征在于，所述信号转接板上对应设置的正面与反面的所述信号转接焊盘之间通过连接0欧姆电阻实现导通。

4.根据权利要求1所述的测试模组，其特征在于，所述叠层板上设置有至少一个引线桥焊盘以及至少一个引线桥，每个所述引线桥的连接有至少一所述引线桥焊盘，所述引线桥焊盘与所述测试点焊盘走线连接。

5.根据权利要求4所述的测试模组，其特征在于，所述叠层板的各所述引线桥围成有放置若干电子元器件的放置区域；所述测试点焊盘设置在所述放置区域的外侧。

6.根据权利要求1所述的测试模组，其特征在于，各所述叠层板与所述信号转接板上均对应设置有至少一个定位孔；所述叠层板与所述信号转接板对应设置的所述定位孔上下位置相对；所述测试模组还包括穿设于所述定位孔的定位杆。

7.根据权利要求1所述的测试模组，其特征在于，各所述叠层板与所述信号转接板上对应设置有至少一个安装孔；所述叠层板与所述信号转接板对应设置的所述安装孔上下位置相对。

8.根据权利要求7所述的测试模组，其特征在于，各所述叠层板与所述信号转接板均为矩形结构，所述叠层板的所述安装孔设置在所述叠层板的四角，所述信号转接板的所述安装孔设置在所述信号转接板的四角。

9.根据权利要求1～8任意一项所述的测试模组，其特征在于，所述信号转接焊盘与所述测试点焊盘接触式电连接。

Images