CN116338364A - 层叠封装器件测试装置及测试方法 - Google Patents

层叠封装器件测试装置及测试方法 Download PDF

Info

Publication number
CN116338364A
CN116338364A CN202310601807.XA CN202310601807A CN116338364A CN 116338364 A CN116338364 A CN 116338364A CN 202310601807 A CN202310601807 A CN 202310601807A CN 116338364 A CN116338364 A CN 116338364A
Authority
CN
China
Prior art keywords
tested
test
layer
solder ball
pressing seat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310601807.XA
Other languages
English (en)
Inventor
冉红雷
李圣德
李英青
闫萌
张魁
马坤
席善斌
彭浩
黄杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hebei Beixin Semiconductor Technology Co ltd
Original Assignee
Hebei Beixin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hebei Beixin Semiconductor Technology Co ltd filed Critical Hebei Beixin Semiconductor Technology Co ltd
Priority to CN202310601807.XA priority Critical patent/CN116338364A/zh
Publication of CN116338364A publication Critical patent/CN116338364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种层叠封装器件测试装置及测试方法,测试装置包括底座和第一导电网;底座的周向边缘间隔分布有多个第一连接器,底座的顶面上设有第一电路板,第一电路板上设有第一测试布线图,且第一测试布线图与各个第一连接器分别连接导通;第一导电网贴合固定于第一电路板上,第一导电网与第一测试布线图接触导通;其中,第一导电网上用于定点放置待测器件,以使待测器件的各个底部焊球与第一导电网接触;其中两个第一连接器用于连接测试仪形成测试链路以检测相应的底部焊球之间的电信号状态。本发明提供的层叠封装器件测试装置及测试方法,测试效率高,能够实现产品组装过程中的质量控制,提高产品合格率。

Description

层叠封装器件测试装置及测试方法
技术领域
本发明属于电子元器件测试技术领域,具体涉及一种层叠封装器件测试装置及测试方法。
背景技术
层叠封装是指在一个处于底部的封装器件上再叠加与之相匹配的封装器件,具体如双层层叠器件和三层层叠器件,其结构优势在于能够极大的提升产品集成密度,目前层叠封装产品大多采用BGA(Ball Grid Array,焊球阵列封装)结构同时实现电气连接和机械连接。
由于BGA焊球体积微小、焊接成形过程和结果不可直观、质量影响因素众多等因素,因而造成了BGA封装产品的质量控制、检测和返修十分困难。目前,根据BGA封装器件的失效产品统计,在叠层装配过程中产生的失效产品占比很高,由于BGA封装产品的焊球直径和焊球间距通常不超过0.5mm,并且单层BGA焊球阵列的焊球数量在百个以上,属于高密度层叠封装产品,这也是造成产品在组装过程中进行质量控制和缺陷检测难度大的主要因素。
当前常用的质量控制方式是将需要测试的产品放置在放大镜或显微镜下观察焊球是否具有塌陷、偏移等外观缺陷,必要时如产品出现失效时就需要采用染色剖切去查找失效位置,不仅效率低下,而且劳神费力,检测结果可靠性较差,因此只适合抽检,并不能实现全检而形成过程控制,从而制约产品合格率的提升,鉴于以上,如何实现层叠封装产品装配过程中的全面检测和质量控制以提升产品合格率是当前业内亟需解决的难题。
发明内容
本发明实施例提供一种层叠封装器件测试装置及测试方法,旨在提高层叠封装产品的测试效率和测试结果可靠性,实现对层叠封装产品组装过程中的质量控制,从而提高产品合格率。
为实现上述目的,本发明采用的技术方案是:第一方面,提供一种层叠封装器件测试装置,包括:
底座,周向边缘间隔分布有多个第一连接器,底座的顶面上设有第一电路板,第一电路板上设有第一测试布线图,且第一测试布线图与各个第一连接器分别连接导通;
第一导电网,贴合固定于第一电路板上,第一导电网包括绝缘层和垂直穿设于绝缘层上的导针阵列,第一导电网与第一测试布线图对应的区域内分布的各个导针均与第一测试布线图接触导通;
其中,第一导电网上用于定点放置待测器件,以使待测器件的各个底部焊球分别对应抵压在至少一个导针上;至少一个第一连接器用于连接测试仪形成测试链路以检测相应的底部焊球的电信号状态。
结合第一方面,在一种可能的实现方式中,底座的一侧铰接有压座,压座具有翻转至底座的正上方并与底座平行的关闭状态,还具有翻转至底座侧上方的开启状态;其中,在压座处于关闭状态时,压座向下抵压在待测器件上。
一些实施例中,压座的周向边缘间隔分布有多个第二连接器,且底座在关闭状态下的底面上设有第二电路板,第二电路板上设有第二测试布线图,且第二测试布线图与各个第二连接器分别连接导通;第二电路板上贴合固定有与第一导电网相同的第二导电网,第二导电网与第二测试布线图对应的区域内分布的各个导针均与第二测试布线图接触导通;
其中,在压座处于关闭状态时,第二导电网抵压在待测器件的顶部焊球上,且每个顶部焊球上对应抵压有至少一个导针;各个第一连接器和各个第二连接器的至少其中之一与测试仪连接形成测试链路。
示例性的,压座处于关闭状态下朝向底座的一侧上下滑动连接有调节板,压座上设有驱动件,驱动件的输出端与调节板连接;其中,第二电路板贴合固定在调节板的下板面上,且第二连接器设于调节板的边缘。
举例说明,底座上设有第一定位框,第一定位框抵压在第一导电网的周向边缘,调节板上设有第二定位框,第二定位框抵压在第二导电网的周向边缘;其中,在压座处于关闭状态时,第一定位框适于待测器件的底部嵌入,第二定位框适于第一定位框一并嵌入。
在一种可能的实现方式中,驱动件包括垂直穿设于压座中心的螺杆,螺杆与压座螺接配合,且螺杆的一端与调节板转动连接,另一端设有操作盘;压座远离其铰接侧的边缘位置转动连接有锁止板,底座上设有锁块,在压座处于关闭状态时,锁止板的下端摆动至与锁块卡接固定。
一些实施例中,调节板上阵列分布有多个沿螺杆的轴向延伸的滑销,压座上设有多个分别与各个滑销对应并滑动配合的滑孔;压座上还设有通孔,通孔内穿设有限位螺栓,限位螺栓的螺纹端与调节板螺接。
示例性的,操作盘上设有与螺杆同心的弧形限位槽,压座沿螺杆的周向间隔分布有多个限位孔,其中一个限位孔内插接有限位销,限位销穿过弧形限位槽;其中,在压座处于关闭状态、且限位销与弧形限位槽的一端抵接时,第二导电网与待测器件零压力接触,在压座处于关闭状态、且限位销与弧形限位槽的另一端抵接时,第一导电网和第二导电网配合夹紧待测器件。
本发明提供的层叠封装器件测试装置的有益效果在于:与现有技术相比,本发明层叠封装器件测试装置,在层叠封装器件装配过程中,每组装一层测试一次,测试时直接将待测器件放置在第一导电网上,使每个底部焊球至少能够抵压在其中一个导针上,从而使底部焊球中的各个待测焊球的电信号垂向传递至第一测试布线图上,因此只需将测试仪与其中两个第一连接器进行连接即可形成测试链路,通过测试链路的电信号强弱、通断等状态即可判断待测焊球的装配质量,操作简单高效,且测试结果可靠度高,能够对每层植球完成后的焊球阵列进行测试,保证组装完成后的层叠封装器件质量可靠,从而实现组装过程中的质量控制,提高产品合格率。
第二方面,本发明实施例还提供了一种层叠封装器件测试方法,采用上述层叠封装器件测试装置进行测试,包括:
步骤S100,根据装配工艺要求,若层叠封装器件自上而下逐层装配,则在第一层器件底部的焊球阵列装配完成后作为第一待测器件;
步骤S200,将第一待测器件放置在第一导电网上,关闭压座使第一待测器件底部的各个焊球分别与第一导电网上的相应导针接触导通,以使第一导电网将第一待测器件底部的待测焊球的电信号垂向传递至第一测试布线图;
步骤S300,将测试仪依次连接各个第一连接器的至少其中之一形成测试链路,通过该测试链路的电信号状态判断第一待测器件底部的被测焊球是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
步骤S400,装配第二层器件,并在第二层器件底部的焊球阵列装配完成后作为第二待测器件,并更换与其测试需求匹配的第一电路板;
步骤S500,重复步骤S200和步骤S300,然后装配下一层器件,并在每层器件的焊球阵列装配完成后将其作为待测器件,并更换相应的第一电路板,然后重复步骤S200和步骤S300的测试过程,直至层叠封装器件装配完成并安装至PCB板。
结合第二方面,在一种可能的实现方式中,在步骤S100中,若层叠封装器件以底层器件或中间层器件作为第一层器件开始装配,则在第一层器件底部和顶部的焊球阵列均装配完成后将底层器件作为第一待测器件;
步骤S200还包括:压座上的第二导电网抵压在第一待测器件上,使第一待测器件顶部的各个焊球分别与第二导电网上的相应导针接触导通,以使第二导电网将第一待测器件顶部的待测焊球的电信号垂向传递至第二测试布线图;
步骤S300还包括:将测试仪依次连接与第二测试布线图分别导通的各个第二连接器的至少其中之一形成测试链路,通过该测试链路的电信号状态判断第一待测器件顶部的被测焊球是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
将测试仪分别连接至少其中一个第一连接器和至少其中一个第二连接器形成测试链路,通过该测试链路的电信号状态判断第一待测器件底部和顶部需要导通的待测焊球之间是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
在步骤S400中,若第二层器件装配在第一层器件下方,则在第二层器件底部的焊球阵列装配完成后将其作为第二待测器件,若第二层器件装配在第一层器件的上方,则在第二层器件顶部的焊球阵列装配完成后将其作为第二待测器件,并更换与其测试需求匹配的第一电路板和第二电路板;
在步骤S500中按需求更换相应的第一电路板和第二电路板。
本发明提供的层叠封装器件测试方法的有益效果在于:与现有技术相比,本发明层叠封装器件测试方法,利用第一导电网的导针阵列的垂向导通能力,能够将每层焊球阵列中需要进行测试的焊球垂向导通至第一测试布线图上,从而实现在逐层装配过程中对每层焊球均能够进行失效测试,从而保证装配完成的层叠封装器件的质量可靠,且测试过程高效,测试结果准确,因此容易实现层叠封装器件在组装过程中的质量控制和装配失效性检测,进而提高层叠封装器件的产品合格率。
附图说明
图1为本发明实施例提供的层叠封装器件测试装置的立体结构示意图;
图2为本发明实施例采用的底座部分的爆炸分解结构示意图;
图3为本发明实施例采用的压座部分的爆炸分解结构示意图;
图4为本发明实施例采用的第一导电网和第二导电网的微观放大图;
图5为双层层叠的BGA器件的一种封装过程示意图;
图6为顶部和底部均具有待测焊球的待测器件的测试状态示意图。
图中:10、底座;11、第一连接器;12、第一定位框;13、锁块;20、第一电路板;21、第一测试布线图;30、第一导电网;40、待测器件;50、压座;501、滑孔;502、通孔;503、限位螺栓;504、限位孔;505、限位销;51、第二连接器;52、第二定位框;53、调节板;531、滑销;54、驱动件;541、螺杆;542、操作盘;5421、弧形限位槽;55、锁止板;60、第二电路板;61、第二测试布线图;70、第二导电网。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
需要说明的是,当元件被称为“设于”另一个元件,它可以直接在另一个元件上或者间接在另一个元件上。需要理解的是,术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者若干个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有说明。
请一并参阅图1至图5,现对本发明提供的层叠封装器件测试装置进行说明。所述层叠封装器件测试装置,包括底座10和第一导电网30;底座10的周向边缘间隔分布有多个第一连接器11,底座10的顶面上设有第一电路板20,第一电路板20上设有第一测试布线图21,且第一测试布线图21与各个第一连接器11分别连接导通;第一导电网30贴合固定于第一电路板20上,第一导电网30包括绝缘层和垂直穿设于绝缘层上的导针阵列,第一导电网30与第一测试布线图21对应的区域内分布的各个导针均与第一测试布线图21接触导通;其中,第一导电网30上用于定点放置待测器件40,以使待测器件40的各个底部焊球分别对应抵压在至少一个导针上;至少一个第一连接器11用于连接测试仪形成测试链路以检测相应的底部焊球之间的电信号状态。
需要说明的是,第一导电网30是导针阵列穿设在绝缘层上的结构,可参见图4,各导针相互绝缘,为了确保待测器件40放置在第一导电网30上时每个焊球能够与至少一个导针接触,导针阵列的导针直径和间距均小于焊球直径和间距,导针的分布密度高于焊球密度,此外,第一测试布线图21是根据需要进行测试的焊球即待测焊球的分布而进行相应设计,也就是说,第一导电网30只有在其与第一测试布线图21所对应的区域内的导针是与第一测试布线图21的相应位置接触导通的,而其它导针虽然对应接触有焊球,但是并不与第一测试布线图21接触,因此,只有需要进行测试的焊球会通过第一导电网30垂向导通至第一测试布线图21上,当然,在此应当理解的是,对应每一层需要进行测试的焊球分布情况可能不同,此时就需要采用与之相应的第一测试布线图21,具体而言,此时更换具有相应第一测试布线图21的第一电路板20即可。
具体的,本实施例中采用的连接器优选为同轴连接器,具体可以是SMA接头;在测试时,根据第一测试布线图21的测试端数量设置第一连接器11的数量,针对测试需求,可以是将其中一个第一连接器11单独与测试仪连接形成测试链路进行测试(例如针对作为器件输出的焊球,只需测试仪与该焊球导通的第一连接器11进行连接测试),还可以是每两个或更多的第一连接器11作为一组与测试仪连接形成测试链路,应当理解,针对组合测试需求,测试过程可能需要对第一连接器11进行两两组合进行多次测试,如三个第一连接器11分别编号1、2、3,则将1号和2号组合测试一次、将2号和3号组合测试一次、将1号和3号组合测试一次,从而避免漏检,当然,在其中两组之间不存在关联性的情况下可不进行测试,如1号和3号所对应导通的焊球间本身设计就不存在电信号传输时,则无需对1号和3号的组合进行测试。
此外,根据测试链路的电信号状态判断待测焊球是否失效或者装配质量的方式具体可以是在进行测试时若电信号各参数正常则表示焊球装配可靠,若电信号出现中断或弱化现象,则表示焊球完全失效或存在缺陷,需返修处理。
需要理解的是,对于待测器件40而言,其在实际上是指在装配过程中的层叠封装器件半成品,如图5所示的双层层叠的BGA器件封装过程,其包括step1、step2、step3、step4四个装配工步,其中,在step1和step3均需要进行测试,因此在step1和step3两种状态下均被认为是待测器件40。
本实施例提供的层叠封装器件测试装置,与现有技术相比,在层叠封装器件装配过程中,每组装一层测试一次,测试时直接将待测器件40放置在第一导电网30上,使每个底部焊球至少能够抵压在其中一个导针上,从而使底部焊球中的各个待测焊球的电信号垂向传递至第一测试布线图21上,因此只需将测试仪与其中两个第一连接器11进行连接即可形成测试链路,通过测试链路的电信号强弱、通断等状态即可判断待测焊球的装配质量,操作简单高效,且测试结果可靠度高,能够对每层植球完成后的焊球阵列进行测试,保证组装完成后的层叠封装器件质量可靠,从而实现组装过程中的质量控制,提高产品合格率。
在一些实施例中,参见图1至图3,底座10的一侧铰接有压座50,压座50具有翻转至底座10的正上方并与底座10平行的关闭状态,还具有翻转至底座10侧上方的开启状态;其中,在压座50处于关闭状态时,压座50向下抵压在待测器件40上。
通过设置铰接的压座50,在测试时将压座50关闭以抵压在待测器件40上,由于第一导电网30本身具有一定的弹性,从而避免刚性挤压而损伤待测器件40,同时在抵压力作用下能够使待测器件40的底部焊球与第一导电网30紧密接触,提高焊球与导针之间的电连接可靠性,测试完成翻起压座50即可取出待测器件40,操作简单方便。
需要说明的是,在本实施例中,参见图1及图3,压座50的周向边缘间隔分布有多个第二连接器51,且底座10在关闭状态下的底面上设有第二电路板60,第二电路板60上设有第二测试布线图61,且第二测试布线图61与各个第二连接器51分别连接导通;第二电路板60上贴合固定有与第一导电网30相同的第二导电网70,第二导电网70与第二测试布线图61对应的区域内分布的各个导针均与第二测试布线图61接触导通;其中,在压座50处于关闭状态时,第二导电网70抵压在待测器件40的顶部焊球上,且每个顶部焊球上对应抵压有至少一个导针;各个第一连接器11和各个第二连接器51的至少其中之一与测试仪连接形成测试链路。
通过在压座50上设置第二电路板60和第二导电网70,能够对待测器件40顶部的焊球进行测试,具体测试方式与底部焊球的测试方式相同,只需将测试仪与至少其中一个第二连接器51进行连接形成测试链路即可;此外,对于部分层叠封装器件而言,如图6所示的两层层叠结构的BGA封装结构,若上下两层焊球相同(同为高温焊球或低温焊球),为提高组装效率,通常采用上下两层焊球同时焊接的方式,针对这种组装工艺,在焊球组装完成后将待测器件40放置在第一导电网30上,能够使下层的焊球与第一导电网30接触、同时第二导电网70与上层的焊球接触,此时通过将测试仪与至少其中一个第一连接器11连接可测试下层的被测焊球的回路电信号状态,将测试仪与至少其中一个第二连接器51连接可测试上层的被测焊球的回路电信号状态,将测试仪与至少其中一个第一连接器11和至少其中一个第二连接器51连接,即可测试上下两层的被测焊球之间的回路电信号状态,从而实现对上下两层焊球的失效缺陷进行全面检测,提高测试效率,实现过程控制,降低失效产品率。
此外应当说明的是,即使在单层测试的情况下,如待测器件只有顶部焊球或只有底部焊球,利用第一导电网30和第二导电网70自身的弹性和韧性,在压座50抵压作用下,不仅能够提高待测焊球与相应导电网之间的接触导通可靠性,而且能够避免待测器件40刚性受压而损坏。
一些可能的实现方式中,请参阅图1至图3,压座50处于关闭状态下朝向底座10的一侧上下滑动连接有调节板53,压座50上设有驱动件54,驱动件54的输出端与调节板53连接;其中,第二电路板60贴合固定在调节板53的下板面上,且第二连接器51设于调节板53的边缘。利用驱动件54带动调节板53靠近或远离压座50,从而使压座50在关闭状态下第二导电网70与第一导电网30之间的间距变化,以适应层叠封装器件逐层组装过程中作为待测器件40而产生的整体厚度变化,从而满足产品组装全工艺流程的测试需求,实现产品组装过程的质量控制,降低失效产品率。
具体地,本实施例中底座10上设有第一定位框12,第一定位框12抵压在第一导电网30的周向边缘,调节板53上设有第二定位框52,第二定位框52抵压在第二导电网70的周向边缘;其中,在压座50处于关闭状态时,第一定位框12适于待测器件40的底部嵌入,第二定位框52适于第一定位框12一并嵌入。
通过设置第一定位框12和第二定位框52能够方便待测器件40的定点放置,从而降低操作难度并提高测试效率,同时利用第一定位框12和第二定位框52的定位作用能够保证待测器件40底部分布的待测焊球与第一测试布线图21对齐、顶部分布的待测焊球与第二测试布线图61对齐,从而提高测试稳定性和可靠性,避免因待测器件40位置偏差而造成的漏测、错测现象。
可选地,请参见图3,本实施例中驱动件54包括垂直穿设于压座50中心的螺杆541,螺杆541与压座50螺接配合,且螺杆541的一端与调节板53转动连接,另一端设有操作盘542;压座50远离其铰接侧的边缘位置转动连接有锁止板55,底座10上设有锁块13,在压座50处于关闭状态时,锁止板55的下端摆动至与锁块13卡接固定。
旋转操作盘542带动螺杆541一并旋转,从而使调节板53靠近或远离压座50,进而实现对第一导电网30和第二导电网70之间的间距调整,此外,在压座50关闭状态下微调操作盘542还可以调节第一导电网30和第二导电网70对待测器件40的夹紧力,从而保证第一导电网30与底层焊球、第二导电网70与顶层焊球之间的接触可靠;锁止板55具体可以是L型或丁字型结构,其下端弯折形成锁扣,锁块13可以是与锁止板55对应的顶端具有锁槽或卡台的结构,在压座50关闭时将锁止板55下端的锁扣实现与锁块13的卡接固定,从而保证测试过程中第一导电网30和第二导电网70与待测器件40之间稳定的抵压接触力,在测试完成后向外摆动锁止板55即可与锁块13脱离,即可向上翻转开启压座50,操作简单省力。
举例说明,调节板53上阵列分布有多个沿螺杆541的轴向延伸的滑销531,压座50上设有多个分别与各个滑销531对应并滑动配合的滑孔501;压座50上还设有通孔502,通孔502内穿设有限位螺栓503,限位螺栓503的螺纹端与调节板53螺接。
利用滑销531和滑孔501配合实现调节板53与压座50的滑动连接,能够提高调节板53的调节顺畅性和稳定性,同时利用限位螺栓503能够限制调节板53与压座50之间的最大间距,具体的,限位螺栓503旋入调节板53的深度越大则该最大间距越小,通过该最大间距能够调整在压座50关闭状态下施加在待测器件40上的最大抵压力,从而避免待测器件40受力过大而损害。
需要说明的是,在本实施例中,操作盘542上设有与螺杆541同心的弧形限位槽5421,压座50沿螺杆541的周向间隔分布有多个限位孔504,其中一个限位孔504内插接有限位销505,限位销505穿过弧形限位槽5421;其中,在压座50处于关闭状态、且限位销505与弧形限位槽5421的一端抵接时,第二导电网70与待测器件40零压力接触,在压座50处于关闭状态、且限位销505与弧形限位槽5421的另一端抵接时,第一导电网30和第二导电网70配合夹紧待测器件40。
在待测器件40厚度变化时,拔下限位销505旋转操作盘542至第二导电网70与第一导电网30的间距与待测器件40的厚度一致,然后将限位销505重新插入与弧形限位槽5421的一端对齐的限位孔504内,在此状态下关闭压座50后第二导电网70正好与待测器件40接触且无额外抵压力,此时旋转操作盘542使限位销505与弧形限位槽5421的另一端抵接,从而使调节板53远离压座50设定距离,进而使第一导电网30和第二导电网70均与待测器件40紧密接触,保证第一导电网30上的导针与底层的焊球阵列、第二导电网70上的导针与顶层的焊球阵列之间的导通可靠性,利用弧形限位槽5421对操作盘542的旋转角度进行限制,从而能够保证待测器件40的被夹紧力可控,避免抵压接触力度不足而导致导通可靠性差和抵压接触力度过大而导致待测器件40受损的情况。
基于同一发明构思,结合图1至图6,本申请实施例还提供一种层叠封装器件测试方法,包括:
步骤S100,根据装配工艺要求,若层叠封装器件自上而下逐层装配,则在第一层器件底部的焊球阵列装配完成后作为第一待测器件40;
步骤S200,将第一待测器件40放置在第一导电网30上,关闭压座50使第一待测器件40底部的各个焊球分别与第一导电网30上的相应导针接触导通,以使第一导电网30将第一待测器件40底部的待测焊球的电信号垂向传递至第一测试布线图21;
步骤S300,将测试仪依次连接各个第一连接器11的至少其中之一形成测试链路,通过该测试链路的电信号状态判断第一待测器件40底部的被测焊球是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
步骤S400,装配第二层器件,并在第二层器件底部的焊球阵列装配完成后作为第二待测器件40,并更换与其测试需求匹配的第一电路板20;
步骤S500,重复步骤S200和步骤S300,然后装配下一层器件,并在每层器件的焊球阵列装配完成后将其作为待测器件40,并更换相应的第一电路板20,然后重复步骤S200和步骤S300的测试过程,直至层叠封装器件装配完成并安装至PCB板。
需要说明的是,在层叠封装器件组装时,例如,图5为双层层叠的BGA器件,其上层的焊球为高温焊球、下层的焊球为低温焊球,因此在组装时需要先装配高温焊球,这样在装配低温焊球时能够避免高温焊球过热塌陷,也就是说,需要采用自上而下逐层装配的工艺。
本实施例提供的层叠封装器件测试方法,与现有技术相比,利用第一导电网30的导针阵列的垂向导通能力,能够将每层焊球阵列中需要进行测试的焊球垂向导通至第一测试布线图21上,从而实现在逐层装配过程中对每层焊球均能够进行失效测试,从而保证装配完成的层叠封装器件的质量可靠,且测试过程高效,测试结果准确,因此容易实现层叠封装器件在组装过程中的质量控制和装配失效性检测,进而提高层叠封装器件的产品合格率。
针对不同装配工艺要求,例如,图5所示的双层层叠的BGA器件,若其上下两层焊球均为高温或低温焊球,那么就不再有装配顺序的限制,装配工艺灵活性更高,通常可将两层焊球同时进行装配以提高效率,此时可由底层器件上先同时装配上下两层焊球获得如图6所示的待测器件40,然后对该待测器件40进行测试,类似于这种情况,可以在上述测试过程的基础上进行调整以提高测试效率,具体如下:
在步骤S100中,若层叠封装器件以底层器件或中间层器件作为第一层器件开始装配,则在第一层器件底部和顶部的焊球阵列均装配完成后将底层器件作为第一待测器件40;
步骤S200还包括:压座50上的第二导电网70抵压在第一待测器件40上,使第一待测器件40顶部的各个焊球分别与第二导电网70上的相应导针接触导通,以使第二导电网70将第一待测器件40顶部的待测焊球的电信号垂向传递至第二测试布线图61;
步骤S300还包括:将测试仪依次连接与第二测试布线图61分别导通的各个第二连接器51的至少其中之一形成测试链路,通过该测试链路的电信号状态判断第一待测器件40顶部的被测焊球是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
将测试仪分别连接至少其中一个第一连接器11和至少其中一个第二连接器51形成测试链路,通过该测试链路的电信号状态判断第一待测器件40底部和顶部需要导通的待测焊球之间是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
在步骤S400中,若第二层器件装配在第一层器件下方,则在第二层器件底部的焊球阵列装配完成后将其作为第二待测器件40,若第二层器件装配在第一层器件的上方,则在第二层器件顶部的焊球阵列装配完成后将其作为第二待测器件40,并更换与其测试需求匹配的第一电路板20和第二电路板60;
在步骤S500中按需求更换相应的第一电路板20和第二电路板60。
通过以上测试方式,针对具有顶层和底层裸露焊球的待测器件40能够同时检测两层焊球的失效缺陷问题,从而提高测试效率,提升测试灵活性和对于层叠封装器件的不同组装工艺进行质量控制的适应性。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.层叠封装器件测试装置,其特征在于,包括:
底座,周向边缘间隔分布有多个第一连接器,所述底座的顶面上设有第一电路板,所述第一电路板上设有第一测试布线图,且所述第一测试布线图与各个所述第一连接器分别连接导通;
第一导电网,贴合固定于所述第一电路板上,所述第一导电网包括绝缘层和垂直穿设于所述绝缘层上的导针阵列,所述第一导电网与所述第一测试布线图对应的区域内分布的各个导针均与所述第一测试布线图接触导通;
其中,所述第一导电网上用于定点放置待测器件,以使所述待测器件的各个底部焊球分别对应抵压在至少一个所述导针上;至少一个所述第一连接器用于连接测试仪形成测试链路以检测相应的所述底部焊球的电信号状态。
2.如权利要求1所述的层叠封装器件测试装置,其特征在于,所述底座的一侧铰接有压座,所述压座具有翻转至所述底座的正上方并与所述底座平行的关闭状态,还具有翻转至所述底座侧上方的开启状态;其中,在所述压座处于所述关闭状态时,所述压座向下抵压在所述待测器件上。
3.如权利要求2所述的层叠封装器件测试装置,其特征在于,所述压座的周向边缘间隔分布有多个第二连接器,且所述底座在所述关闭状态下的底面上设有第二电路板,所述第二电路板上设有第二测试布线图,且所述第二测试布线图与各个所述第二连接器分别连接导通;所述第二电路板上贴合固定有与所述第一导电网相同的第二导电网,所述第二导电网与所述第二测试布线图对应的区域内分布的各个导针均与所述第二测试布线图接触导通;
其中,在所述压座处于所述关闭状态时,所述第二导电网抵压在所述待测器件的顶部焊球上,且每个所述顶部焊球上对应抵压有至少一个所述导针;各个所述第一连接器和各个所述第二连接器的至少其中之一与所述测试仪连接形成所述测试链路。
4.如权利要求3所述的层叠封装器件测试装置,其特征在于,所述压座处于所述关闭状态下朝向所述底座的一侧上下滑动连接有调节板,所述压座上设有驱动件,所述驱动件的输出端与所述调节板连接;其中,所述第二电路板贴合固定在所述调节板的下板面上,且所述第二连接器设于所述调节板的边缘。
5.如权利要求4所述的层叠封装器件测试装置,其特征在于,所述底座上设有第一定位框,所述第一定位框抵压在所述第一导电网的周向边缘,所述调节板上设有第二定位框,所述第二定位框抵压在所述第二导电网的周向边缘;其中,在所述压座处于所述关闭状态时,所述第一定位框适于所述待测器件的底部嵌入,所述第二定位框适于所述第一定位框一并嵌入。
6.如权利要求4所述的层叠封装器件测试装置,其特征在于,所述驱动件包括垂直穿设于所述压座中心的螺杆,所述螺杆与所述压座螺接配合,且所述螺杆的一端与所述调节板转动连接,另一端设有操作盘;所述压座远离其铰接侧的边缘位置转动连接有锁止板,所述底座上设有锁块,在所述压座处于所述关闭状态时,所述锁止板的下端摆动至与所述锁块卡接固定。
7.如权利要求6所述的层叠封装器件测试装置,其特征在于,所述调节板上阵列分布有多个沿所述螺杆的轴向延伸的滑销,所述压座上设有多个分别与各个所述滑销对应并滑动配合的滑孔;所述压座上还设有通孔,所述通孔内穿设有限位螺栓,所述限位螺栓的螺纹端与所述调节板螺接。
8.如权利要求6所述的层叠封装器件测试装置,其特征在于,所述操作盘上设有与所述螺杆同心的弧形限位槽,所述压座沿所述螺杆的周向间隔分布有多个限位孔,其中一个所述限位孔内插接有限位销,所述限位销穿过所述弧形限位槽;其中,在所述压座处于所述关闭状态、且所述限位销与所述弧形限位槽的一端抵接时,所述第二导电网与所述待测器件零压力接触,在所述压座处于所述关闭状态、且所述限位销与所述弧形限位槽的另一端抵接时,所述第一导电网和所述第二导电网配合夹紧所述待测器件。
9.层叠封装器件测试方法,其特征在于,采用如权利要求1-8任一项所述的层叠封装器件测试装置进行测试,包括以下步骤:
步骤S100,根据装配工艺要求,若层叠封装器件自上而下逐层装配,则在第一层器件底部的焊球阵列装配完成后作为第一待测器件;
步骤S200,将所述第一待测器件放置在所述第一导电网上,关闭压座使所述第一待测器件底部的各个焊球分别与所述第一导电网上的相应导针接触导通,以使所述第一导电网将所述第一待测器件底部的待测焊球的电信号垂向传递至所述第一测试布线图;
步骤S300,将所述测试仪依次连接各个所述第一连接器的至少其中之一形成测试链路,通过该测试链路的电信号状态判断所述第一待测器件底部的被测焊球是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
步骤S400,装配第二层器件,并在所述第二层器件底部的焊球阵列装配完成后作为第二待测器件,并更换与其测试需求匹配的所述第一电路板;
步骤S500,重复所述步骤S200和所述步骤S300,然后装配下一层器件,并在每层器件的焊球阵列装配完成后将其作为待测器件,并更换相应的所述第一电路板,然后重复所述步骤S200和所述步骤S300的测试过程,直至所述层叠封装器件装配完成并安装至PCB板。
10.如权利要求9所述的层叠封装器件测试方法,其特征在于,在所述步骤S100中,若所述层叠封装器件以底层器件或中间层器件作为第一层器件开始装配,则在第一层器件底部和顶部的焊球阵列均装配完成后作为所述第一待测器件;
所述步骤S200还包括:所述压座上的第二导电网抵压在所述第一待测器件上,使所述第一待测器件顶部的各个焊球分别与所述第二导电网上的相应导针接触导通,以使所述第二导电网将所述第一待测器件顶部的待测焊球的电信号垂向传递至第二测试布线图;
所述步骤S300还包括:将所述测试仪依次连接与所述第二测试布线图分别导通的各个第二连接器的至少其中之一形成所述测试链路,通过该测试链路的电信号状态判断所述第一待测器件顶部的被测焊球是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
将所述测试仪分别连接至少其中一个所述第一连接器和至少其中一个所述第二连接器形成所述测试链路,通过该测试链路的电信号状态判断所述第一待测器件底部和顶部需要导通的待测焊球之间是否存在失效问题,若存在失效问题则返修后重新测试直至消除失效问题;
在所述步骤S400中,若所述第二层器件装配在所述第一层器件下方,则在所述第二层器件底部的焊球阵列装配完成后将其作为第二待测器件,若所述第二层器件装配在所述第一层器件的上方,则在所述第二层器件顶部的焊球阵列装配完成后将其作为第二待测器件,并更换与其测试需求匹配的所述第一电路板和第二电路板;
在所述步骤S500中按需求更换相应的所述第一电路板和所述第二电路板。
CN202310601807.XA 2023-05-26 2023-05-26 层叠封装器件测试装置及测试方法 Pending CN116338364A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310601807.XA CN116338364A (zh) 2023-05-26 2023-05-26 层叠封装器件测试装置及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310601807.XA CN116338364A (zh) 2023-05-26 2023-05-26 层叠封装器件测试装置及测试方法

Publications (1)

Publication Number Publication Date
CN116338364A true CN116338364A (zh) 2023-06-27

Family

ID=86886178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310601807.XA Pending CN116338364A (zh) 2023-05-26 2023-05-26 层叠封装器件测试装置及测试方法

Country Status (1)

Country Link
CN (1) CN116338364A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506510A (en) * 1994-05-18 1996-04-09 Genrad, Inc. Adaptive alignment probe fixture for circuit board tester
TW555993B (en) * 2002-01-15 2003-10-01 Via Tech Inc Chip test device to test the chip using BGA package
US20050046002A1 (en) * 2003-08-26 2005-03-03 Kang-Wook Lee Chip stack package and manufacturing method thereof
US20050130504A1 (en) * 2002-07-01 2005-06-16 Josef Kraemer Test device for components of integrated circuits
CN106153988A (zh) * 2016-06-24 2016-11-23 段超毅 接触导通结构、接触导通装置和板对板测试器
CN106409724A (zh) * 2016-09-30 2017-02-15 西安微电子技术研究所 一种PoP自动堆叠系统及方法
CN108450012A (zh) * 2015-07-03 2018-08-24 奥金斯电子有限公司 测试插座、测试插座制造方法及测试插座用夹具组件
US20190302145A1 (en) * 2009-04-21 2019-10-03 Johnstech International Corporation Electrically Conductive Kelvin Contacts For Microcircuit Tester
CN210465658U (zh) * 2019-08-02 2020-05-05 昆山维信诺科技有限公司 一种导通测试装置
CN111785653A (zh) * 2020-07-03 2020-10-16 珠海欧比特电子有限公司 一种三维立体封装芯片的测试模组
CN112433072A (zh) * 2020-09-28 2021-03-02 中国电子科技集团公司第二十九研究所 一种用于宽带射频bga接口系统级封装产品的测试夹具
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
CN114497019A (zh) * 2022-01-24 2022-05-13 西安微电子技术研究所 一种多芯片立体集成结构及制作方法
CN115609501A (zh) * 2022-06-23 2023-01-17 北京遥测技术研究所 一种瓦片式微波组件的射频测试夹具

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506510A (en) * 1994-05-18 1996-04-09 Genrad, Inc. Adaptive alignment probe fixture for circuit board tester
TW555993B (en) * 2002-01-15 2003-10-01 Via Tech Inc Chip test device to test the chip using BGA package
US20050130504A1 (en) * 2002-07-01 2005-06-16 Josef Kraemer Test device for components of integrated circuits
US20050046002A1 (en) * 2003-08-26 2005-03-03 Kang-Wook Lee Chip stack package and manufacturing method thereof
US20190302145A1 (en) * 2009-04-21 2019-10-03 Johnstech International Corporation Electrically Conductive Kelvin Contacts For Microcircuit Tester
CN108450012A (zh) * 2015-07-03 2018-08-24 奥金斯电子有限公司 测试插座、测试插座制造方法及测试插座用夹具组件
CN106153988A (zh) * 2016-06-24 2016-11-23 段超毅 接触导通结构、接触导通装置和板对板测试器
CN106409724A (zh) * 2016-09-30 2017-02-15 西安微电子技术研究所 一种PoP自动堆叠系统及方法
CN210465658U (zh) * 2019-08-02 2020-05-05 昆山维信诺科技有限公司 一种导通测试装置
CN111785653A (zh) * 2020-07-03 2020-10-16 珠海欧比特电子有限公司 一种三维立体封装芯片的测试模组
CN112433072A (zh) * 2020-09-28 2021-03-02 中国电子科技集团公司第二十九研究所 一种用于宽带射频bga接口系统级封装产品的测试夹具
CN113053772A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 用于封装后硅通孔叠层芯片的测试结构
CN114497019A (zh) * 2022-01-24 2022-05-13 西安微电子技术研究所 一种多芯片立体集成结构及制作方法
CN115609501A (zh) * 2022-06-23 2023-01-17 北京遥测技术研究所 一种瓦片式微波组件的射频测试夹具

Similar Documents

Publication Publication Date Title
US6292004B1 (en) Universal grid interface
US6756797B2 (en) Planarizing interposer for thermal compensation of a probe card
US20150054539A1 (en) Wiring board for testing loaded printed circuit board
US5198756A (en) Test fixture wiring integrity verification device
US6265888B1 (en) Wafer probe card
EP1512979A2 (en) Loaded-board, guided-probe test fixture
US4557043A (en) Component lead processing apparatus
US6191601B1 (en) Test fixture for matched impedance testing
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
CN114485366A (zh) 线路板钻孔的偏位检测方法
US10739382B2 (en) Testing apparatus having a configurable probe fixture
KR100853766B1 (ko) 상부 픽스쳐의 미세 수평이동이 가능한 pcb 검사장치
CN116338364A (zh) 层叠封装器件测试装置及测试方法
US6020749A (en) Method and apparatus for performing testing of double-sided ball grid array devices
KR101722403B1 (ko) 피치간격을 조절할 수 있는 핀블록
CN215812873U (zh) 一种用于多层fpc的电性能测试装置
KR101539006B1 (ko) 인쇄회로기판 검사장치
KR102671633B1 (ko) 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
CN220040646U (zh) Bga封装器件测试装置
JPH1019960A (ja) 印刷配線板テスタ用のトランスレータ固定装置
CN112698186A (zh) 一种pcb互联可靠性测试方法和装置
CN1916647A (zh) 连接插座的测试治具及测试方法
CN108008161B (zh) 金属化半孔光电产品电性能的快速检测方法
KR100709963B1 (ko) 다수의 캐비티를 구비한 연성회로기판의 검사 시스템 및검사 방법
US20080232074A1 (en) Circuit Card Assembly Including Individually Testable Layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230627