JPS5918864B2 - 半導体ウエハ−検査装置 - Google Patents
半導体ウエハ−検査装置Info
- Publication number
- JPS5918864B2 JPS5918864B2 JP14084376A JP14084376A JPS5918864B2 JP S5918864 B2 JPS5918864 B2 JP S5918864B2 JP 14084376 A JP14084376 A JP 14084376A JP 14084376 A JP14084376 A JP 14084376A JP S5918864 B2 JPS5918864 B2 JP S5918864B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- chips
- chip
- semiconductor wafer
- probes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は半導体ウエ・・−の検査装置に関し、とくに特
性試験用の探針の構造に関する。
性試験用の探針の構造に関する。
半導体ウエ・・一内に多数形成されたトランジスタ又は
ＩＣチップをウェハー状態のまま、間欠送り機構によつ
て１チップづつ送りながら自動的に電気的特性を測定し
、良品と不良品に判別する検査装置（以下プローバーと
称する）は、トランジスタまたはＩＣチップ内の所定の
測定箇所に探針をあてるように配置された長（゛針状探
針を備えた基板（以下プローブ・カードと称する）を有
して（・る。
ＩＣチップをウェハー状態のまま、間欠送り機構によつ
て１チップづつ送りながら自動的に電気的特性を測定し
、良品と不良品に判別する検査装置（以下プローバーと
称する）は、トランジスタまたはＩＣチップ内の所定の
測定箇所に探針をあてるように配置された長（゛針状探
針を備えた基板（以下プローブ・カードと称する）を有
して（・る。
従来のプローブ・カードは、長（・針状探針が基板面に
ほぼ平行な方向に固定され、その探針の先端部分が基板
面に垂直な方向に曲がつて、チップの電極に接触するよ
うになつて（・る。
ほぼ平行な方向に固定され、その探針の先端部分が基板
面に垂直な方向に曲がつて、チップの電極に接触するよ
うになつて（・る。
このような構造のプローブ・カードでは多数の探針の先
端部分の高さのバラつきやチップの電極との位置ずれに
よる接触不良を起し易く、本来良品の製品を不良品と判
定してしまうことがある。また、針状探針を多数必要と
するプローブ・カードを製作する場合には、探針先端の
位置と高さの製御に熟練された作業者を必要とし、製作
の自動化や量産化が難し（゛ｏさらに、複数個のチップ
を同時に測定する際に、長（゛針状探針どうしの水平部
分が接触しな（・よう、隣接するチップに探針を立てる
ことは困難である。
端部分の高さのバラつきやチップの電極との位置ずれに
よる接触不良を起し易く、本来良品の製品を不良品と判
定してしまうことがある。また、針状探針を多数必要と
するプローブ・カードを製作する場合には、探針先端の
位置と高さの製御に熟練された作業者を必要とし、製作
の自動化や量産化が難し（゛ｏさらに、複数個のチップ
を同時に測定する際に、長（゛針状探針どうしの水平部
分が接触しな（・よう、隣接するチップに探針を立てる
ことは困難である。
このため、複数個のチップを同時に測定する際は、隣接
しな（・チップを測定しなければならな〜・。しかし、
この方法による限り複数個、例えば２個のチップを同時
に測定しても、２個のチップが同時に良品、ある（・は
同時に不良品になる確率が、隣接するチップ２個を測定
する場合に比して、きわめて低（゛。一方、良品と不良
品のテスト時間は、テストが十数項目ある場合、その中
で不良になる、項目が現われると、そこでテストを中止
して次のチップのテストに移るようになつて（・るため
、不良品のテスト時間の方が良品のテスト時間より短（
・、そのため、２個のチップを同時に測定して、良品と
不良品の組み合せになると、良品のチップの測定が終る
まで次のチップのテストに移らず、不良品の短（・測定
時間のチップは、待つて（・ることになる。これによつ
て、２個のチップを同時に測定して測定時間を短くする
利点が減少する。さらに、ウェハーの端の方にあるチッ
プを測定する場合、片方の探針群がウェハー上になく、
１個のチップしか測定できな（゛場合が、隣接している
チップを測定する場合より数多く起り、測定時間を短く
するのを妨げて（゛る。本発明の目的は、製作が容易で
あり、かつ、測定時間の短縮に適するように、任意の位
置の１個および複数個のチツプを同時に測定できる探針
を有する半導体ウエ・・一検査装置を提供することであ
る。
しな（・チップを測定しなければならな〜・。しかし、
この方法による限り複数個、例えば２個のチップを同時
に測定しても、２個のチップが同時に良品、ある（・は
同時に不良品になる確率が、隣接するチップ２個を測定
する場合に比して、きわめて低（゛。一方、良品と不良
品のテスト時間は、テストが十数項目ある場合、その中
で不良になる、項目が現われると、そこでテストを中止
して次のチップのテストに移るようになつて（・るため
、不良品のテスト時間の方が良品のテスト時間より短（
・、そのため、２個のチップを同時に測定して、良品と
不良品の組み合せになると、良品のチップの測定が終る
まで次のチップのテストに移らず、不良品の短（・測定
時間のチップは、待つて（・ることになる。これによつ
て、２個のチップを同時に測定して測定時間を短くする
利点が減少する。さらに、ウェハーの端の方にあるチッ
プを測定する場合、片方の探針群がウェハー上になく、
１個のチップしか測定できな（゛場合が、隣接している
チップを測定する場合より数多く起り、測定時間を短く
するのを妨げて（゛る。本発明の目的は、製作が容易で
あり、かつ、測定時間の短縮に適するように、任意の位
置の１個および複数個のチツプを同時に測定できる探針
を有する半導体ウエ・・一検査装置を提供することであ
る。
本発明によれば、複数の突起状電極の探針を予め定めら
れた配置で固定した第１の平板と、この平板を緩衝部材
を介して支持する第２の平板とからなるプローブ・カー
ドを備えた検査装置が得られる。
れた配置で固定した第１の平板と、この平板を緩衝部材
を介して支持する第２の平板とからなるプローブ・カー
ドを備えた検査装置が得られる。
本発明によるプローブ●カードを用℃・れば隣接する２
チツプを同時に測定できるため不良品と良品の組み合せ
の待ち時間や、ウエハ一の端のチツプを滴定する場合の
探針のウエハ一からのはずれ時間が減少し、測定時間を
大幅に減少させることができる。また、製作方法も半導
体ウエ・・一上のチップに電極を作る方法と同様に、電
極用のマスクを利用して蒸着とホト●レジスト、さらに
メツキの技術でプローブ●カードの基板に直接製作する
ことができる。
チツプを同時に測定できるため不良品と良品の組み合せ
の待ち時間や、ウエハ一の端のチツプを滴定する場合の
探針のウエハ一からのはずれ時間が減少し、測定時間を
大幅に減少させることができる。また、製作方法も半導
体ウエ・・一上のチップに電極を作る方法と同様に、電
極用のマスクを利用して蒸着とホト●レジスト、さらに
メツキの技術でプローブ●カードの基板に直接製作する
ことができる。
同一のマスクを利用して製作するので、チツプの電極の
位置と正確にあつた探針群を容易に製作することができ
る。この方法は、半導体ウエハ一を製作する一工程の技
術をそのまま使用したものなので、熟練した作業者を必
要とせず、プローブ・カードの量産化や自動化も可能と
なる。以下、本発明を図面を参照して詳述する。第１図
ａおよびｂは、従来の長（゛針状探針を有する２チツプ
分のプローブ●カードの断面図および裏面図をそれぞれ
示す。
位置と正確にあつた探針群を容易に製作することができ
る。この方法は、半導体ウエハ一を製作する一工程の技
術をそのまま使用したものなので、熟練した作業者を必
要とせず、プローブ・カードの量産化や自動化も可能と
なる。以下、本発明を図面を参照して詳述する。第１図
ａおよびｂは、従来の長（゛針状探針を有する２チツプ
分のプローブ●カードの断面図および裏面図をそれぞれ
示す。
基板１は、チツプ２の良・不良を記入するための円形の
マーキング孔３を有しスペーサ用のリング４を介して複
数の長（・針状探針５がマーキング孔３の周囲に配置さ
れている。このような多数の長〜・針状探針５を有する
かぎり、探針５の水平部どうしの接触の可能性が大きく
隣接するチツプ２に探針５を立てることは、不可能であ
り、最小限、数チツプ分の間隔をあけなければならな〜
゛。第２図ａおよびｂは、本発明によるプローブ●カー
ドの一実施例の断面図および裏面図をそれぞれ示す。
マーキング孔３を有しスペーサ用のリング４を介して複
数の長（・針状探針５がマーキング孔３の周囲に配置さ
れている。このような多数の長〜・針状探針５を有する
かぎり、探針５の水平部どうしの接触の可能性が大きく
隣接するチツプ２に探針５を立てることは、不可能であ
り、最小限、数チツプ分の間隔をあけなければならな〜
゛。第２図ａおよびｂは、本発明によるプローブ●カー
ドの一実施例の断面図および裏面図をそれぞれ示す。
マーキング孔３を有する２板のプリント基板等からなる
平板６および７はコイルバネや板バネなどの緩衝物質８
を介して結合されて（・る。平板７には蒸着とホト●レ
ジストとメツキの技術を利用して突起状電極の探針群９
がチツプの電極配列に一致させて形成されて℃・る。各
探針の直径はチツプ電極よりも小さく、その高さは直径
と同程度に形成されることが望まし（・。突起状電極の
探針９は、第１図の長（・針状探針５と違つて水平部分
がな〜・ので、隣接するチツプ２に探針９を立てること
ができる。このため、従来より、良品と良品、不良品と
不良品の組み合せになる確率が増し、良品と不良品の組
み合せになる確率が減少するために、測徒時間が大幅に
短縮できる。また、探針群の一方がウエハ一外に出て（
・る回数が、従来に比して、大幅に減少し、そのため、
測定時間も大幅に減少させることができる。さらに、ウ
エハ一製作の一工程である蒸着とホト・レジストを．！
１用し、マスクもチツプの電極を作つたマスクと同一の
ものを使用できるので探針の位置も正確にチツプの電極
の位置にあわせることができる。第２図ｃは、突起状電
極の探針部分の構造を示した図である。テスタの測定部
と結ぶ配線１０をした平板７の上に、蒸着で導伝物質１
１（銅など）をつけ、ホト・レジストの技術で突起させ
、さらに、メツキ１２（ニツケルなど）をして強化して
（・る。
平板６および７はコイルバネや板バネなどの緩衝物質８
を介して結合されて（・る。平板７には蒸着とホト●レ
ジストとメツキの技術を利用して突起状電極の探針群９
がチツプの電極配列に一致させて形成されて℃・る。各
探針の直径はチツプ電極よりも小さく、その高さは直径
と同程度に形成されることが望まし（・。突起状電極の
探針９は、第１図の長（・針状探針５と違つて水平部分
がな〜・ので、隣接するチツプ２に探針９を立てること
ができる。このため、従来より、良品と良品、不良品と
不良品の組み合せになる確率が増し、良品と不良品の組
み合せになる確率が減少するために、測徒時間が大幅に
短縮できる。また、探針群の一方がウエハ一外に出て（
・る回数が、従来に比して、大幅に減少し、そのため、
測定時間も大幅に減少させることができる。さらに、ウ
エハ一製作の一工程である蒸着とホト・レジストを．！
１用し、マスクもチツプの電極を作つたマスクと同一の
ものを使用できるので探針の位置も正確にチツプの電極
の位置にあわせることができる。第２図ｃは、突起状電
極の探針部分の構造を示した図である。テスタの測定部
と結ぶ配線１０をした平板７の上に、蒸着で導伝物質１
１（銅など）をつけ、ホト・レジストの技術で突起させ
、さらに、メツキ１２（ニツケルなど）をして強化して
（・る。
第１図ａおよびｂは従来の長い針状探針を有するプロー
ブ●カードの断面図および裏面図をそれぞれ示す。 第２図Ａ，ｂおよびｃは、本発明の一実施例によるプロ
ーブ・カードの断面図、裏面図および突起状電極の探針
部の拡大断面図をそれぞれ示す。１：プローブ●カード
基板、２：半導体ウエハ一のチツプ、３：マーキング孔
、４：スベーサ、５：針状探針、６：支持体、７：探針
の基板、８：スプリング等の緩衝物質、９：突起状電極
の探針、１０：探針と測定部との配線回路、１１：蒸着
した導伝物質、１２：メツキ物質。
ブ●カードの断面図および裏面図をそれぞれ示す。 第２図Ａ，ｂおよびｃは、本発明の一実施例によるプロ
ーブ・カードの断面図、裏面図および突起状電極の探針
部の拡大断面図をそれぞれ示す。１：プローブ●カード
基板、２：半導体ウエハ一のチツプ、３：マーキング孔
、４：スベーサ、５：針状探針、６：支持体、７：探針
の基板、８：スプリング等の緩衝物質、９：突起状電極
の探針、１０：探針と測定部との配線回路、１１：蒸着
した導伝物質、１２：メツキ物質。
Claims (1)
- １ 複数個の半導体チップを含む半導体ウエハーを検査
する装置において、前記チップの電極配列と一致するよ
うに配置された電気的特性試験用の突起状電極を設けた
平板と、緩衝部材を介して前記平板を支持する支持体と
を有することを特徴とする半導体ウエハー検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14084376A JPS5918864B2 (ja) | 1976-11-22 | 1976-11-22 | 半導体ウエハ−検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14084376A JPS5918864B2 (ja) | 1976-11-22 | 1976-11-22 | 半導体ウエハ−検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5365069A JPS5365069A (en) | 1978-06-10 |
| JPS5918864B2 true JPS5918864B2 (ja) | 1984-05-01 |
Family
ID=15277998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14084376A Expired JPS5918864B2 (ja) | 1976-11-22 | 1976-11-22 | 半導体ウエハ−検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918864B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019221154A1 (ja) | 2018-05-16 | 2019-11-21 | 株式会社日本触媒 | 吸水性樹脂粒子の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59185835U (ja) * | 1984-05-02 | 1984-12-10 | 富士通株式会社 | プロ−ブカ−ド |
| WO1996013728A1 (fr) * | 1994-10-28 | 1996-05-09 | Nitto Denko Corporation | Structure de sonde |
-
1976
- 1976-11-22 JP JP14084376A patent/JPS5918864B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019221154A1 (ja) | 2018-05-16 | 2019-11-21 | 株式会社日本触媒 | 吸水性樹脂粒子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5365069A (en) | 1978-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| US3777260A (en) | Grid for making electrical contact | |
| JP2001056345A (ja) | プロービングカード及びその製造方法 | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| JPH03209738A (ja) | プローブカード | |
| JP4183859B2 (ja) | 半導体基板試験装置 | |
| JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
| JPH03163364A (ja) | 素子試験装置 | |
| JP3124983B2 (ja) | 電気回路検査装置 | |
| JP2657315B2 (ja) | プローブカード | |
| JPH0566732B2 (ja) | ||
| JP3047361B2 (ja) | プローブニードルの位置検出方法 | |
| JPS58100439A (ja) | プロ−バ | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 | |
| JPS6137776B2 (ja) | ||
| JPH03278438A (ja) | プローブカード | |
| JPH04109646A (ja) | 半導体プロービング試験装置 | |
| JPH03108350A (ja) | 測定治具 | |
| JPH03284861A (ja) | プローブカード | |
| JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
| JPH04109645A (ja) | 半導体プロービング試験装置 | |
| JP2001118889A (ja) | 半導体検査装置及びその製造方法 | |
| JPH04206753A (ja) | 半導体ウエハおよびこの半導体ウエハの半導体素子の検査方法 | |
| JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 |