JPH04109645A - 半導体プロービング試験装置 - Google Patents
半導体プロービング試験装置Info
- Publication number
- JPH04109645A JPH04109645A JP2228823A JP22882390A JPH04109645A JP H04109645 A JPH04109645 A JP H04109645A JP 2228823 A JP2228823 A JP 2228823A JP 22882390 A JP22882390 A JP 22882390A JP H04109645 A JPH04109645 A JP H04109645A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- stage
- probe
- semiconductor device
- probing test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 239000000523 sample Substances 0.000 claims abstract description 48
- 230000008878 coupling Effects 0.000 claims abstract description 5
- 238000010168 coupling process Methods 0.000 claims abstract description 5
- 238000005859 coupling reaction Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 241001422033 Thestylus Species 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体プロービング試験装置に関する。より
詳細には、半導体装置の電気的特性を試従来の技術 LSI等の半導体チップを備える半導体装置は、その開
発段階、製造段階での各工程後等に動作を確認するため
にしばしば電気的特性を測定する。
詳細には、半導体装置の電気的特性を試従来の技術 LSI等の半導体チップを備える半導体装置は、その開
発段階、製造段階での各工程後等に動作を確認するため
にしばしば電気的特性を測定する。
この電気的特性の試験には、一般に半導体プロービング
試験装置が使用される。半導体プロービング試験装置は
、試験する半導体装置を搭載するステージと、試験回路
および半導体装置の電極に接して半導体装置の電極と試
験回路とを電気的に接続するプローブ針を備えるプロー
ブカードを具備する。プローブカードには、一般に複数
のプローブ針が備えられている。
試験装置が使用される。半導体プロービング試験装置は
、試験する半導体装置を搭載するステージと、試験回路
および半導体装置の電極に接して半導体装置の電極と試
験回路とを電気的に接続するプローブ針を備えるプロー
ブカードを具備する。プローブカードには、一般に複数
のプローブ針が備えられている。
第3図に、プローブカードの概略斜視図を示す。
第3図のプローブカードは、試験回路が形成されている
基板30と、基板30の中央部の孔40に周囲から突出
して配列されているプローブ針31〜36を具備する。
基板30と、基板30の中央部の孔40に周囲から突出
して配列されているプローブ針31〜36を具備する。
プローブ針31〜36は、上記の試験回路の入出力端に
なっていて、タングステン製で先端は非常に細く尖らせ
てあり、半導体装置の微小な電極に接するのに適した形
状にしである。また、通常先端が下向きになるよう曲が
っている。プローブ針31〜36は、試験する半導体装
置の電極の配列に対応して配列され、試験を行う際には
、それぞれ半導体装置の電極に同時に接触する。
なっていて、タングステン製で先端は非常に細く尖らせ
てあり、半導体装置の微小な電極に接するのに適した形
状にしである。また、通常先端が下向きになるよう曲が
っている。プローブ針31〜36は、試験する半導体装
置の電極の配列に対応して配列され、試験を行う際には
、それぞれ半導体装置の電極に同時に接触する。
発明が解決しようとする課題
上記従来の半導体プロービング試験装置は、ステージお
よびプローブカードが、平行に対向するように配置され
ていた。そのため、例えば、基板上に傾いて搭載された
LSI等の半導体チップを試験する場合、一部のプロー
ブ針は半導体チップの電極に十分に接触できないことが
ある。
よびプローブカードが、平行に対向するように配置され
ていた。そのため、例えば、基板上に傾いて搭載された
LSI等の半導体チップを試験する場合、一部のプロー
ブ針は半導体チップの電極に十分に接触できないことが
ある。
第2図に、従来の半導体プロービング試験装置で、ハイ
ブリッドIC基板上に傾斜して搭載された半導体チップ
を試験する場合の概略断面図を示す。第2図において、
半導体プロービング試験装置は、支柱11で支持された
ステージ1と、第3図に示したものと同様のプローブカ
ード2とを具備する。プローブカード2には、簡単のだ
約プローブ針31および32の2本のプローブ針が備え
られているものとする。ステージ1とプローブカード2
は平行に対向し、互いの間の前後左右の位置関係および
距離を調整することができる。
ブリッドIC基板上に傾斜して搭載された半導体チップ
を試験する場合の概略断面図を示す。第2図において、
半導体プロービング試験装置は、支柱11で支持された
ステージ1と、第3図に示したものと同様のプローブカ
ード2とを具備する。プローブカード2には、簡単のだ
約プローブ針31および32の2本のプローブ針が備え
られているものとする。ステージ1とプローブカード2
は平行に対向し、互いの間の前後左右の位置関係および
距離を調整することができる。
ステージ1上には、半導体チップ4がペースト6て固定
されたハイブリッドIC基板5が搭載されている。図示
されているよう半導体チップ4は、ハイブリッドIC基
板5に図面右側の方が高くなるよう傾いて固定されてい
る。このように、半導体チップ4が傾いて固定されるこ
とは、生産上のばらつきとしてよくあり、製品の性能、
品質には何ら影響を及ぼさない。
されたハイブリッドIC基板5が搭載されている。図示
されているよう半導体チップ4は、ハイブリッドIC基
板5に図面右側の方が高くなるよう傾いて固定されてい
る。このように、半導体チップ4が傾いて固定されるこ
とは、生産上のばらつきとしてよくあり、製品の性能、
品質には何ら影響を及ぼさない。
しかしながら、第2図に示された半導体チップ4を試験
する場合、プローブカード2とステージ1を近接させ、
プローブ針32を半導体チップ4の対応する電極に接触
させても、プローブ針31は半導体チップ4の電極と接
触しない。プローブ針31が対応する電極に接するまで
プローブカード2とステージ1を近接させると、プロー
ブ針32やプローブ針32と接する電極を傷める。
する場合、プローブカード2とステージ1を近接させ、
プローブ針32を半導体チップ4の対応する電極に接触
させても、プローブ針31は半導体チップ4の電極と接
触しない。プローブ針31が対応する電極に接するまで
プローブカード2とステージ1を近接させると、プロー
ブ針32やプローブ針32と接する電極を傷める。
従って、従来は、このようにハイプリントIC基板に傾
いて搭載されている半導体チップを試験する場合には、
プローブカードを使用せず、各プローブ針が独立に動か
せる試験装置を使用し、プローブ針を1本ずつ電極に接
触させて、試験を行っていた。しかしながら、プローブ
針を1本ずつ電極に接触させて、試験を行うのは、非常
に手間がかかり効率が悪い。
いて搭載されている半導体チップを試験する場合には、
プローブカードを使用せず、各プローブ針が独立に動か
せる試験装置を使用し、プローブ針を1本ずつ電極に接
触させて、試験を行っていた。しかしながら、プローブ
針を1本ずつ電極に接触させて、試験を行うのは、非常
に手間がかかり効率が悪い。
そこで本発明の目的は、上記従来技術の問題点を解決し
た半導体プロービング試験装置を提供することにある。
た半導体プロービング試験装置を提供することにある。
課題を解決するための手段
本発明に従うと、試験対象の半導体装置を搭載するステ
ージと、前記半導体装置の電気的特性を測定するための
回路および前記半導体装置の電極に接し、前記回路と前
記半導体装置とを電気的に結合する複数のプローブ針を
備えるプローブカードとを具備する半導体プロービング
試験装置において、前記複数のプローブ針が、それぞれ
対応する前記半導体装置の電極に十分接するよう、前記
ステージの仰角を変更できる関節結合手段を具備するこ
とを特徴とする半導体プロービング試験装置が提供され
る。
ージと、前記半導体装置の電気的特性を測定するための
回路および前記半導体装置の電極に接し、前記回路と前
記半導体装置とを電気的に結合する複数のプローブ針を
備えるプローブカードとを具備する半導体プロービング
試験装置において、前記複数のプローブ針が、それぞれ
対応する前記半導体装置の電極に十分接するよう、前記
ステージの仰角を変更できる関節結合手段を具備するこ
とを特徴とする半導体プロービング試験装置が提供され
る。
作用
本発明の半導体プロービング試験装置は、ステージと、
プローブカードとの間の角度を変更できるので、試験す
る半導体装置がステージに対して傾いている場合でも、
プローブ針と半導体装置の対応する電極とを確実に接触
させることができる。
プローブカードとの間の角度を変更できるので、試験す
る半導体装置がステージに対して傾いている場合でも、
プローブ針と半導体装置の対応する電極とを確実に接触
させることができる。
本発明の半導体プロービング試験装置の関節結合手段は
、例えばボールジヨイント、クロスジヨイント等自由度
が2以上である関節結合手段が好ましい。
、例えばボールジヨイント、クロスジヨイント等自由度
が2以上である関節結合手段が好ましい。
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
実施例
第1図に、本発明の半導体プロービング試験装置の概略
断面図を示す。第1図の半導体プロービング試験装置は
、第2図と同様なステージ1と、プローブカード2と、
ステージ1の支柱11に備えられたボールジヨイント1
0とを具備する。プローブカード2には、プローブ針3
1および32が備えられている。ステージ1は、ボール
ジヨイント10により仰角が任意に変更可能であり、ス
テージlとプローブカード2は、従来のものと同様互い
の間の前後左右の位置関係および距離を調整することが
できる。
断面図を示す。第1図の半導体プロービング試験装置は
、第2図と同様なステージ1と、プローブカード2と、
ステージ1の支柱11に備えられたボールジヨイント1
0とを具備する。プローブカード2には、プローブ針3
1および32が備えられている。ステージ1は、ボール
ジヨイント10により仰角が任意に変更可能であり、ス
テージlとプローブカード2は、従来のものと同様互い
の間の前後左右の位置関係および距離を調整することが
できる。
ステージ1上には、第2図の場合と同様半導体チップ4
がペースト6で傾いて固定されたハイブリッドIC基板
5が搭載されている。本発明の半導体プロービング試験
装置では、図示されているよう半導体チップ4が傾いて
いても、ボールジヨイント10により、プローブ針31
および32の両方が半導体チップ4のそれぞれ対応する
電極に接触するようステージ1の仰角を変えることがで
きる。
がペースト6で傾いて固定されたハイブリッドIC基板
5が搭載されている。本発明の半導体プロービング試験
装置では、図示されているよう半導体チップ4が傾いて
いても、ボールジヨイント10により、プローブ針31
および32の両方が半導体チップ4のそれぞれ対応する
電極に接触するようステージ1の仰角を変えることがで
きる。
本実施例の単導体プロービング試験装置は、ステージ1
の支柱11に具備されたボールジヨイント10によりス
テージ1の仰角を変えたが、本発明の半導体プロービン
グ試験装置の態様はこれに限られるものではない。例え
ば、ボールジヨイントに代えてクロスジヨイントを使用
することもできる。
の支柱11に具備されたボールジヨイント10によりス
テージ1の仰角を変えたが、本発明の半導体プロービン
グ試験装置の態様はこれに限られるものではない。例え
ば、ボールジヨイントに代えてクロスジヨイントを使用
することもできる。
発明の詳細
な説明したように、本発明の半導体プロービング試験装
置は、従来プローブカードが使用できなかった半導体装
置の試験を行うことが可能である。従って、従来よりも
効率よく半導体装置の試験を行うことができ、生産コス
ト低減に効果がある。
置は、従来プローブカードが使用できなかった半導体装
置の試験を行うことが可能である。従って、従来よりも
効率よく半導体装置の試験を行うことができ、生産コス
ト低減に効果がある。
第1図は、本発明の半導体プロービング試験装置の概略
断面図であり、 第2図は、従来の半導体プロービング試験装置で、ハイ
ブリッドIC基板上に傾斜して搭載された半導体チップ
を試験する場合の概略断面図であり、 第3図は、プローブカードの概略斜視図である。 第1図 〔主な参照番号〕 1・・・ステージ、 2・ ・ ・プローブカード、 31〜36・・・プローブ針、 4・・・半導体チップ、 5・・・ハイブリッドIC基板
断面図であり、 第2図は、従来の半導体プロービング試験装置で、ハイ
ブリッドIC基板上に傾斜して搭載された半導体チップ
を試験する場合の概略断面図であり、 第3図は、プローブカードの概略斜視図である。 第1図 〔主な参照番号〕 1・・・ステージ、 2・ ・ ・プローブカード、 31〜36・・・プローブ針、 4・・・半導体チップ、 5・・・ハイブリッドIC基板
Claims (1)
- 試験対象の半導体装置を搭載するステージと、前記半
導体装置の電気的特性を測定するための回路および前記
半導体装置の電極に接し、前記回路と前記半導体装置と
を電気的に結合する複数のプローブ針を備えるプローブ
カードとを具備する半導体プロービング試験装置におい
て、前記複数のプローブ針が、それぞれ対応する前記半
導体装置の電極に十分接するよう、前記ステージの仰角
を変更できる関節結合手段を具備することを特徴とする
半導体プロービング試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2228823A JPH04109645A (ja) | 1990-08-30 | 1990-08-30 | 半導体プロービング試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2228823A JPH04109645A (ja) | 1990-08-30 | 1990-08-30 | 半導体プロービング試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04109645A true JPH04109645A (ja) | 1992-04-10 |
Family
ID=16882421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2228823A Pending JPH04109645A (ja) | 1990-08-30 | 1990-08-30 | 半導体プロービング試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04109645A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358754B2 (en) * | 2003-03-04 | 2008-04-15 | Xandex, Inc. | Methods and apparatus for creating a high speed connection between a device under test and automatic test equipment |
CN107768287A (zh) * | 2017-11-03 | 2018-03-06 | 德淮半导体有限公司 | 一种用于测试晶圆的方法和装置 |
-
1990
- 1990-08-30 JP JP2228823A patent/JPH04109645A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358754B2 (en) * | 2003-03-04 | 2008-04-15 | Xandex, Inc. | Methods and apparatus for creating a high speed connection between a device under test and automatic test equipment |
CN107768287A (zh) * | 2017-11-03 | 2018-03-06 | 德淮半导体有限公司 | 一种用于测试晶圆的方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1414013A (en) | Testing of electrical interconnection networks on substrates | |
US6489791B1 (en) | Build off self-test (Bost) testing method | |
JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
JPH04109645A (ja) | 半導体プロービング試験装置 | |
JPH04109646A (ja) | 半導体プロービング試験装置 | |
JPS62269075A (ja) | プリント基板検査装置 | |
JP2001077160A (ja) | 半導体基板試験装置 | |
JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
JPS61182237A (ja) | プロ−ブカ−ド | |
JPS59208469A (ja) | プロ−ブカ−ド | |
JPH04116947A (ja) | 半導体プロービング試験装置 | |
JPH05347335A (ja) | プローブカード | |
JPS5855766Y2 (ja) | プロ−ブカ−ド | |
JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
JPH0658987A (ja) | バーンイン基板 | |
JPH03195974A (ja) | プローブカード | |
JPH07312386A (ja) | 半導体チップのバーンイン基板とバーンイン方法 | |
JPH11102764A (ja) | アダプターボード | |
JP2004158351A (ja) | Icデバイステスト用ソケットボード | |
JPH0574897A (ja) | 半導体デバイスの検査装置 | |
JPH04288847A (ja) | 半導体試験装置 | |
JP2001358185A (ja) | テストシステム | |
JPH10300781A (ja) | 半導体試験方法及びこれに使用するプローブカード | |
JP2008542709A (ja) | 集積回路を試験及び分析する装置、システム及び方法 | |
JPH03108350A (ja) | 測定治具 |