KR100688544B1 - 반도체 패키지의 번인 스트레스 테스트 모듈 - Google Patents

반도체 패키지의 번인 스트레스 테스트 모듈 Download PDF

Info

Publication number
KR100688544B1
KR100688544B1 KR1020050032757A KR20050032757A KR100688544B1 KR 100688544 B1 KR100688544 B1 KR 100688544B1 KR 1020050032757 A KR1020050032757 A KR 1020050032757A KR 20050032757 A KR20050032757 A KR 20050032757A KR 100688544 B1 KR100688544 B1 KR 100688544B1
Authority
KR
South Korea
Prior art keywords
burn
semiconductor package
connectors
resistors
stress test
Prior art date
Application number
KR1020050032757A
Other languages
English (en)
Other versions
KR20060110481A (ko
Inventor
김선주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050032757A priority Critical patent/KR100688544B1/ko
Publication of KR20060110481A publication Critical patent/KR20060110481A/ko
Application granted granted Critical
Publication of KR100688544B1 publication Critical patent/KR100688544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 패키지의 번인 스트레스 테스트 모듈에 관한 것으로서, 각각 반도체 패키지가 하나씩 삽입되는 복수개의 번인 소켓들과, 각각 복수개의 번인 소켓들과 결합된 복수개의 커넥터들, 및 상기 복수개의 커넥터들이 장착되며 상기 복수개의 커넥터들 각각에 설치된 복수개의 핀들에 하나씩 연결된 저항이 복수개 설치된 메인 보드를 구비함으로써, 반도체 패키지의 번인 스트레스 테스트 모듈의 제작 비용 및 유지 비용이 대폭적으로 절감된다.

Description

반도체 패키지의 번인 스트레스 테스트 모듈{Module for testing burn-in stress of semiconductor package}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 반도체 패키지(semiconductor package)의 번인 스트레스 테스트 모듈의 측면도이다.
도 2는 도 1에 도시된 메인 보드(main board)의 회로 중 일부를 도시한 회로도이다.
도 3은 도 1에 도시된 번인 소켓(burn-in socket)과 이에 연결된 커넥터(connector)의 사시도이다.
도 4는 본 발명에 따른 반도체 패키지의 번인 스트레스 테스트 모듈의 측면도이다.
도 5는 도 4에 도시된 메인 보드의 평면도이다.
도 6은 도 5에 도시된 메인 보드에 구성되는 회로 중 일부를 도시한 회로도이다.
도 7은 도 4에 도시된 번인 소켓과 이에 결합된 커넥터의 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
401; 번인 스트레스 테스트 모듈, 411; 메인 보드
421; 커넥터, 431,432;번인 소켓들
611∼628; 패드들, 641; 배선
711; 커넥터의 핀, 721; 커넥터의 기판
본 발명은 반도체 패키지(semiconductor package)의 번인 스트레스 테스트 모듈(burn-in stress test module)에 관한 것으로서, 특히 제작 비용과 유지 비용이 절감되는 반도체 패키지의 번인 스트레스 테스트 모듈에 관한 것이다.
집적 회로가 형성된 반도체 칩(semiconductor chip)은 조립 공정을 거쳐 반도체 패키지로 구성된다. 반도체 패키지는 대부분 1000시간 이내에 불량으로 될 확률이 가장 높다. 따라서, 신뢰성 테스트를 통해 1000시간 이후에 불량으로 될 수 있는 반도체 패키지를 분리해내고 있다. 신뢰성 테스트의 일환으로 상온보다 높은 온도에서 반도체 패키지의 입출력 단자들에 소정 레벨의 전압을 인가하여 반도체 칩에 스트레스를 준다.
이와 같이, 상온보다 높은 온도에서 전압을 인가하여 반도체 패키지에 스트레스를 인가하는 것을 번인 스트레스 테스트라 한다. 번인 스트레스 테스트를 통해 반도체 패키지의 수명 및 초기 불량 여부를 체크할 수가 있다. 반도체 패키지의 번인 스트레스 테스트를 수행하기 위하여 번인 스트레스 테스트 모듈이 사용된 다.
도 1은 종래의 반도체 패키지의 번인 스트레스 테스트 모듈(101)의 측면도이다. 도 1을 참조하면, 번인 스트레스 테스트 모듈(101)은 메인 보드(111), 복수개의 커넥터(121)들 및 복수개의 번인 소켓(131)들을 구비한다.
메인 보드(111)에 복수개의 커넥터(121)들이 장착되며, 복수개의 커넥터(121)들에는 복수개의 번인 소켓(131)들이 결합된다. 복수개의 번인 소켓(131)들에 반도체 패키지들(미도시)이 삽입된다.
도 2는 도 1에 도시된 메인 보드(111)의 회로 중 일부를 도시한 회로도이다. 도 2를 참조하면, 메인 보드(111)에는 복수개의 저항들(R1∼R18)과 복수개의 패드들(211∼228)이 구비되어 있다. 점선 부분들(231,232)은 커넥터들(도 1 및 도 3의 121)이 장착되는 위치를 나타낸다.
패드들(211∼228)은 커넥터들의 핀들(도 3의 311)과 납땜 등을 통해서 전기적으로 접속되며, 또한, 저항들(R1∼R18)과도 배선들을 통해서 전기적으로 연결된다. 즉, 하나의 패드에 하나의 저항이 연결된다. 반도체 패키지의 번인 스트레스 테스트시 외부 신호들(V1∼V8)이 저항들(R1∼R18)을 통해서 반도체 패키지로 인가된다.
도 3은 도 1에 도시된 번인 소켓(131)과 이에 결합된 커넥터(121)의 사시도이다. 도 3을 참조하면, 하나의 커넥터(121)에 하나의 번인 소켓(121)이 일체로 결합되어 있다.
이와 같이, 종래의 반도체 패키지의 번인 스트레스 테스트 모듈(101)에 의하 면, 하나의 번인 소켓(131)에 하나의 커넥터(121)가 연결되어 있다. 때문에, 반도체 패키지의 번인 스트레스 테스트를 수행하기 위해서는 많은 수의 커넥터(121)들이 필요하며, 그에 따라 번인 스트레스 테스트 모듈(101)의 제작 비용이 높아질 수밖에 없다.
또한, 종래의 반도체 패키지의 번인 스트레스 모듈(101)에 따르면, 패드들(211∼228)마다 저항들(R1∼R18)이 하나씩 연결되어 있다. 그러다보니, 메인 보드(111)에 장착되는 저항들의 수가 매우 많다. 저항들(R1∼R18)의 수가 많다보니 번인 스트레스 테스트나 사용 과정에서 파손되는 저항들의 수가 증가하게 된다. 따라서, 번인 스트레스 테스트 모듈(101)의 유지 비용이 증가한다.
본 발명이 이루고자하는 기술적 과제는 제작 비용과 유지 비용이 대폭적으로 절감되는 반도체 패키지의 번인 스트레스 테스트 모듈을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은
각각 반도체 패키지가 하나씩 삽입되는 복수개의 번인 소켓들; 각각 복수개의 번인 소켓들과 결합된 복수개의 커넥터들; 및 상기 복수개의 커넥터들이 장착되며, 상기 복수개의 커넥터들 각각에 설치된 복수개의 핀들에 하나씩 연결된 저항이 복수개 설치된 메인 보드를 구비하는 반도체 패키지의 번인 스트레스 테스트 모듈을 제공한다.
바람직하기는, 상기 복수개의 커넥터들은 각각 2개의 번인 소켓들과 결합되고, 상기 반도체 패키지들은 모두 동일한 전기적 특성을 갖는 동일한 종류의 반도체 칩들을 내장하며, 상기 메인 보드는 상기 복수개의 커넥터들의 핀들에 전기적으로 연결된 복수개의 패드들을 구비하고, 상기 패드들에 상기 저항들이 전기적으로 연결된다.
바람직하기는 또한, 상기 저항들은 각각 상기 복수개의 커넥터들 각각에 설치된 복수개의 핀들 중 2개의 핀들에 공통으로 연결되며, 상기 2개의 핀들은 각각 다른 번인 소켓에 연결된다.
상기 본 발명에 의하여 번인 스트레스 테스트 모듈의 제작 비용 및 유지 비용이 대폭적으로 줄어든다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명에 따른 반도체 패키지의 번인 스트레스 테스트 모듈의 측면도이다. 도 4를 참조하면, 반도체 패키지의 번인 스트레스 테스트 모듈(401)은 메인 보드(411), 복수개의 커넥터(421)들 및 복수개의 번인 소켓들(431,432,…)을 구비한다.
복수개의 커넥터(421)들은 메인 보드(411)에 장착되며, 메인 보드(411)에 형성된 회로에 전기적으로 연결된다.
복수개의 번인 소켓들(431,432…)은 커넥터(421)들에 장착된다. 이 때, 하나의 커넥터에 2개의 소켓들이 장착된다.
도 5는 도 4에 도시된 메인 보드(411)의 평면도이다. 도 5에 도시된 바와 같이, 메인 보드(411)에는 반도체 패키지들(미도시)이 삽입되는 복수개의 번인 소켓들(431,432,…)이 행과 열로 장착된다.
도 6은 도 5에 도시된 메인 보드(411)에 구성되는 회로 중 일부를 도시한 회로도이다. 도 6을 참조하면, 메인 보드(411)는 복수개의 저항들(R1∼R8)과 복수개의 패드들(611∼628)을 구비한다. 점선으로 된 박스들(231,232)에는 하나의 커넥터(421)가 장착된다. 이 때, 도면상에는 박스들(231,232)의 간격이 많이 벌어진 것으로 도시되어 있지만, 실제로는 간격이 좁다. 1개의 박스에 구비된 패드들은 1개의 번인 소켓에 구비된 단자들과 전기적으로 연결된다. 패드들(611∼628)은 커넥터의 핀(도 7의 711)들과 납땜과 같은 접합 방식을 통해 상호 전기적으로 연결된다.
저항들(R1∼R8)은 패드들(611∼628)에 배선(641)들을 통해서 연결된다. 이 때, 하나의 저항은 2개의 패드들에 공통으로 연결된다. 저항들(R1∼R8)에는 외부 신호들(V1∼V8)이 인가된다. 외부 신호들(V1∼V8)은 각각 하나의 저항을 통해서 2개의 패드들로 입력된다. 번인 소켓들(도 4 및 도 7의 431,432,…)에 삽입되는 반도체 패키지들(미도시)은 모두 동일한 전기적 특성을 갖는 동일한 종류의 반도체 칩들(미도시)을 내장하고 있다. 따라서, 2개의 반도체 패키지들의 동일한 기능을 갖는 단자들끼리 묶고, 이들에 하나의 외부 신호를 인가하여 2개의 반도체 패키지들의 번인 스트레스 테스트를 동시에 수행할 수가 있다.
이와 같이, 2개의 패드들에 하나의 저항을 연결시킴으로써 메인 보드(411)에 장착되는 저항들(R1∼R8)의 수가 종래에 비해 절반으로 줄어든다. 저항들(R1∼R8)의 수가 적기 때문에, 번인 스트레스 테스트 모듈(401)의 번인 스트레스 테스트시 또는 사용 과정에서 파손되는 저항들(R1∼R8)의 수가 감소된다. 따라서, 번인 스트레스 테스트 모듈(401)의 유지 비용이 절감된다.
저항들(R1∼R8)의 수가 절반으로 감소됨에 따라 저항들(R1∼R8)의 구입 비용이 감소된다. 뿐만 아니라, 저항들(R1∼R8)을 메인 보드(411)에 장착하는데 걸리는 시간 및 노력도 감소된다. 따라서, 번인 스트레스 테스트 모듈(401)의 제작 비용이 절반으로 줄어든다.
또, 저항들(R1∼R8)의 수가 절반으로 감소됨에 따라 메인 보드(411)의 회로 설계가 간단해져서 설계 비용도 감소된다. 즉, 저항들(R1∼R8)의 수가 많으면 저항들(R1∼R8)을 메인 보드(411)에 적절히 배치하기 위한 회로 설계가 어려우며, 회로가 설계된 메인 보드(411)의 제작도 복잡해진다. 그러나, 본 발명에 따르면, 저항들(R1∼R8)의 수가 적기 때문에 이러한 문제점들이 모두 해결된다.
도 7은 도 4에 도시된 번인 소켓들(431,432)과 이에 결합된 커넥터(421)의 사시도이다. 도 7을 참조하면, 하나의 커넥터(421)에 2개의 번인 소켓들(431,432)이 장착되어 있다.
이와 같이, 하나의 커넥터(421)에 2개의 번인 소켓들(431,432)을 결합시킴으로써, 커넥터(421)들의 수가 감소되어 번인 스트레스 테스트 모듈(도 4의 401)의 제작 비용이 감소된다. 커넥터(421)는 배선이 형성된 기판(721)에 복수개의 핀(711)들이 설치되어 있는 구조를 가지고 있다. 커넥터의 기판(721)들은 원래는 하나의 커다란 메인 기판(미도시)에 결합되어 있으며, 이들을 하나씩 커팅(cutting)하여 복수개의 기판(721)들로 분리해낸다. 커넥터의 기판(721)들을 분리함에 있어서, 그 크기는 아무런 차이가 없다. 때문에, 커넥터의 기판(721)을 1개 분리하는 비용 및 기술은 종래의 커넥터(도 2의 121)를 1개 분리하는 것과 동일하다. 따라서, 본 발명의 커넥터(421)들을 제작하는 비용은 종래의 커넥터(도 1의 121)들을 제작하는 비용의 절반밖에 소요되지 않는다.
도면과 명세서에서 최적 실시예가 개시되었으며, 여기서 사용된 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이다.
상술한 바와 같이 본 발명에 따른 번인 스트레스 테스트 모듈(401)은 다음과 같은 장점들을 가지고 있다.
첫째, 저항들(R1∼R8)의 수가 적기 때문에 번인 스트레스 테스트 모듈(401)의 관리 과정에서 발생하는 저항들(R1∼R8)의 수가 감소되어 번인 스트레스 테스트 모듈(401)의 유지 비용이 대폭 감소된다.
둘째, 저항들(R1∼R8)의 수가 적기 때문에 메인 보드(411)의 제작 비용이 대폭 감소된다.
셋째, 저항들(R1∼R8)의 수가 적기 때문에 저항들(R1∼R8)을 메인 보드(411) 에 장착하는데 걸리는 시간 및 노력이 대폭 감소되어 번인 스트레스 테스트 모듈(401)의 제작 비용이 절반으로 감소된다.
넷째, 커넥터(421)들의 수가 절반으로 감소되기 때문에 커넥터(421)들의 제작 비용이 대폭적으로 절감된다.

Claims (6)

  1. 각각 반도체 패키지가 하나씩 삽입되는 복수개의 번인 소켓들;
    각각 복수개의 번인 소켓들과 결합된 복수개의 커넥터들; 및
    상기 복수개의 커넥터들이 장착되며, 상기 복수개의 커넥터들 각각에 설치된 복수개의 핀들에 하나씩 연결된 저항이 복수개 설치된 메인 보드를 구비하는 것을 특징으로 하는 반도체 패키지의 번인 스트레스 테스트 모듈.
  2. 제1항에 있어서, 상기 복수개의 커넥터들은 각각
    2개의 번인 소켓들과 결합된 것을 특징으로 하는 반도체 패키지의 번인 스트레스 테스트 모듈.
  3. 제1항에 있어서, 상기 저항들은 각각
    상기 복수개의 커넥터들 각각에 설치된 복수개의 핀들 중 2개의 핀들에 공통으로 연결된 것을 특징으로 하는 반도체 패키지의 번인 스트레스 테스트 모듈.
  4. 제3항에 있어서, 상기 2개의 핀들은 각각
    다른 번인 소켓에 연결된 것을 특징으로 하는 반도체 패키지의 번인 스트레스 테스트 모듈.
  5. 제1항에 있어서, 상기 반도체 패키지들은
    모두 동일한 전기적 특성을 갖는 동일한 종류의 반도체 칩들을 내장하는 것을 특징으로 하는 반도체 패키지의 번인 스트레스 테스트 모듈.
  6. 제1항에 있어서, 상기 메인 보드는
    상기 복수개의 커넥터들의 핀들에 전기적으로 연결된 복수개의 패드들을 구비하고, 상기 패드들에 상기 저항들이 전기적으로 연결된 것을 특징으로 하는 반도체 패키지의 번인 스트레스 테스트 모듈.
KR1020050032757A 2005-04-20 2005-04-20 반도체 패키지의 번인 스트레스 테스트 모듈 KR100688544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032757A KR100688544B1 (ko) 2005-04-20 2005-04-20 반도체 패키지의 번인 스트레스 테스트 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032757A KR100688544B1 (ko) 2005-04-20 2005-04-20 반도체 패키지의 번인 스트레스 테스트 모듈

Publications (2)

Publication Number Publication Date
KR20060110481A KR20060110481A (ko) 2006-10-25
KR100688544B1 true KR100688544B1 (ko) 2007-03-02

Family

ID=37616275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032757A KR100688544B1 (ko) 2005-04-20 2005-04-20 반도체 패키지의 번인 스트레스 테스트 모듈

Country Status (1)

Country Link
KR (1) KR100688544B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029488B1 (ko) 2011-03-02 2011-04-18 하이원세미콘 주식회사 보드 분리형 그래핀 콘택을 이용한 테스트 모듈

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771236A (en) 1985-12-16 1988-09-13 Banks Sherman M Multilayered printed circuit board type resistor isolated tray for stress testing integrated circuits and method of making same
JPH01253663A (ja) * 1988-04-01 1989-10-09 Tokyo Electron Ltd バーンイン方法及びバーンイン用ボード
JPH03150482A (ja) * 1989-10-17 1991-06-26 Mitsubishi Electric Corp スタテイツクバーンインボード
KR950011616B1 (ko) * 1993-01-08 1995-10-06 장학성 번인 테스트용 회로기판에 사용되는 커넥터 어셈블리
KR19990021363A (ko) * 1997-08-30 1999-03-25 김영환 번인 테스트 보드
KR20010017489A (ko) * 1999-08-12 2001-03-05 가부시키가이샤 후지타세이사쿠쇼 과격한 온도 환경하에서 사용하는 커넥터
KR20010085158A (ko) * 2000-02-29 2001-09-07 김영술 저항성 전극의 아이씨 소켓 및 그 소켓을 이용한 반도체집적회로장치 용 번인시험보드 혹은 성능시험보드
KR20050024395A (ko) * 2002-06-27 2005-03-10 에어 테스트 시스템즈 전자 장치의 번인 검사를 위한 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771236A (en) 1985-12-16 1988-09-13 Banks Sherman M Multilayered printed circuit board type resistor isolated tray for stress testing integrated circuits and method of making same
JPH01253663A (ja) * 1988-04-01 1989-10-09 Tokyo Electron Ltd バーンイン方法及びバーンイン用ボード
JPH03150482A (ja) * 1989-10-17 1991-06-26 Mitsubishi Electric Corp スタテイツクバーンインボード
KR950011616B1 (ko) * 1993-01-08 1995-10-06 장학성 번인 테스트용 회로기판에 사용되는 커넥터 어셈블리
KR19990021363A (ko) * 1997-08-30 1999-03-25 김영환 번인 테스트 보드
KR20010017489A (ko) * 1999-08-12 2001-03-05 가부시키가이샤 후지타세이사쿠쇼 과격한 온도 환경하에서 사용하는 커넥터
KR20010085158A (ko) * 2000-02-29 2001-09-07 김영술 저항성 전극의 아이씨 소켓 및 그 소켓을 이용한 반도체집적회로장치 용 번인시험보드 혹은 성능시험보드
KR20050024395A (ko) * 2002-06-27 2005-03-10 에어 테스트 시스템즈 전자 장치의 번인 검사를 위한 시스템

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990021363 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029488B1 (ko) 2011-03-02 2011-04-18 하이원세미콘 주식회사 보드 분리형 그래핀 콘택을 이용한 테스트 모듈

Also Published As

Publication number Publication date
KR20060110481A (ko) 2006-10-25

Similar Documents

Publication Publication Date Title
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US5481435A (en) Adaptor assembly for adding functionality to a pin grid receptacle on a circuit board
US4992850A (en) Directly bonded simm module
JP6478949B2 (ja) パッケージ化された半導体デバイスを試験するよう構成された高温セラミックソケット
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US5280193A (en) Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
US6392428B1 (en) Wafer level interposer
US5825171A (en) Universal burn-in board
US20020025608A1 (en) Memory module, method of manufacturing the memory module, and test connector using the memory module
KR940026973A (ko) 메모리 모듈
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
KR100688544B1 (ko) 반도체 패키지의 번인 스트레스 테스트 모듈
CN109425810B (zh) 半导体测试装置、半导体测试系统以及半导体测试方法
AU611446B2 (en) Improved vlsi package having multiple power planes
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
US6507205B1 (en) Load board with matrix card for interfacing to test device
KR20120079385A (ko) 반도체 테스트용 소켓 콘택
KR100776985B1 (ko) 반도체 소자 검사용 프로브 카드
KR20120060299A (ko) 테스트 소켓
KR200385625Y1 (ko) 반도체 번인 테스트용 커넥터 보드
JP3128442B2 (ja) バーンイン試験用ボード
JP2009052910A (ja) 半導体検査治具、これを備えた半導体検査装置及び半導体検査方法
KR20140021890A (ko) 도전 검사용 프로브 모듈 및 그 제조방법
KR20090058862A (ko) 반도체 패키지 테스트 보드
US20050098778A1 (en) Burn-in test adapter and burn-in test apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee