JPH03102848A - 半導体装置のエージング方法 - Google Patents
半導体装置のエージング方法Info
- Publication number
- JPH03102848A JPH03102848A JP23994489A JP23994489A JPH03102848A JP H03102848 A JPH03102848 A JP H03102848A JP 23994489 A JP23994489 A JP 23994489A JP 23994489 A JP23994489 A JP 23994489A JP H03102848 A JPH03102848 A JP H03102848A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- pitch
- socket
- aging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 238000003825 pressing Methods 0.000 claims description 15
- 230000002431 foraging effect Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229920002379 silicone rubber Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004944 Liquid Silicone Rubber Substances 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置のエージング方法及びエージング
装置に関する。
装置に関する。
LSI等の半導体装置は、通常その製造工程において、
パッケージング後、即ち組立て後にエージングと呼ばれ
る加速寿命試験が行われる。
パッケージング後、即ち組立て後にエージングと呼ばれ
る加速寿命試験が行われる。
ここで予め代表的な従来の製造工程について触れておく
と、先ず、前工程と呼ばれる工程において、所定の回路
機能が作り込まれたLSIチップを多数含むウェハが完
成し,プローブ検査でウェハ内のLSIチップは一個一
個所定の回路機能が正常に動作するか否かを検査される
。その後,後工程と呼ばれる工程に入り、先ずダイシン
グ工程でウエハ内のLSIチップは一個一個分離され、
前記プローブ検査で良品とされたLSIチップはパッケ
ージングされる。パッケージング工程では、LSIチッ
プはリードピンとともに樹脂で封止されたり、セラミッ
クスの容器に気密封止され、完成品としての形状を整え
る。またテープ上に形成されたリード端子にLSIチッ
プの電極を接続したTAB(Tape Automa
ted Bonding)として完成品となる。
と、先ず、前工程と呼ばれる工程において、所定の回路
機能が作り込まれたLSIチップを多数含むウェハが完
成し,プローブ検査でウェハ内のLSIチップは一個一
個所定の回路機能が正常に動作するか否かを検査される
。その後,後工程と呼ばれる工程に入り、先ずダイシン
グ工程でウエハ内のLSIチップは一個一個分離され、
前記プローブ検査で良品とされたLSIチップはパッケ
ージングされる。パッケージング工程では、LSIチッ
プはリードピンとともに樹脂で封止されたり、セラミッ
クスの容器に気密封止され、完成品としての形状を整え
る。またテープ上に形成されたリード端子にLSIチッ
プの電極を接続したTAB(Tape Automa
ted Bonding)として完成品となる。
次に前述したような完或品としての形状を整えたLSI
は、エージング工程に入る。エージングとは、個々の半
導体装置に所定の電圧を印加して所定の雰囲気温度、例
えば125℃で所定時間、例えば4〜96時間動作させ
る加速寿命試験である。その目的は、周知のように半導
体装置の回路動作を安定化させるとともに、信頼性的な
意味で寿命の短い半導体装置を不良品として顕在化させ
ることにある。具体的な方法としては、通常,エージン
グに必要な配線、部品を施したエージングボード上のソ
ケットにLSIを収納し、高温恒温槽の中で電気的動作
を行なう。この工程で、前記プローブ検査で良品とされ
たLSIであっても、温度ストレス、電気的ストレスを
所定時間加えられることによってある割合で不良となる
6このようなLSIは前記した前工程で何らかの不良要
因が作り込まれたにもかかわらず,プローブ検査では特
性不良とはならず、エージング工程で不良現象が顕在化
する。エージング工程で発生した不良品は次の選別工程
で除去され、良品のみが出荷される。従って適切な条件
でエージングを行うことにより、実使用において充分に
耐用年数を有する製品のみを出荷できるようになり、エ
ージングは半導体装置の製造工程において必要不可欠な
工程となっている。
は、エージング工程に入る。エージングとは、個々の半
導体装置に所定の電圧を印加して所定の雰囲気温度、例
えば125℃で所定時間、例えば4〜96時間動作させ
る加速寿命試験である。その目的は、周知のように半導
体装置の回路動作を安定化させるとともに、信頼性的な
意味で寿命の短い半導体装置を不良品として顕在化させ
ることにある。具体的な方法としては、通常,エージン
グに必要な配線、部品を施したエージングボード上のソ
ケットにLSIを収納し、高温恒温槽の中で電気的動作
を行なう。この工程で、前記プローブ検査で良品とされ
たLSIであっても、温度ストレス、電気的ストレスを
所定時間加えられることによってある割合で不良となる
6このようなLSIは前記した前工程で何らかの不良要
因が作り込まれたにもかかわらず,プローブ検査では特
性不良とはならず、エージング工程で不良現象が顕在化
する。エージング工程で発生した不良品は次の選別工程
で除去され、良品のみが出荷される。従って適切な条件
でエージングを行うことにより、実使用において充分に
耐用年数を有する製品のみを出荷できるようになり、エ
ージングは半導体装置の製造工程において必要不可欠な
工程となっている。
なお、エージング(スクリーニングまたはバーンインと
も呼ばれる)については、1980年1月15日、株式
会社工業調査会発行、日本マイクロエレクトロニクス協
会編rIC化実装技術」P259に説明されている。
も呼ばれる)については、1980年1月15日、株式
会社工業調査会発行、日本マイクロエレクトロニクス協
会編rIC化実装技術」P259に説明されている。
しかしながら、上述の従来のエージング工程には以下に
述べるような問題がある。先ず、前述したように従来エ
ージング工程はパッヶージング後に実施されるため、寿
命の短い不良チップをも組立ててしまい、結果的に無駄
な作業を行ったことになる。また、エージング後の選別
工程で大量の不良品が検出された場合、その殆どの原因
はウェハ完戊までの前工程にあることが多く、その不良
情報を早く前工程にフィードバックすべきであるにもか
かわらず、パッケージング後にエージングを行うために
、不良情報のフィードバックが遅れてしまうという問題
がある。更に近年、高密度実装の流れの中で、半導体装
置をチップ状態で実装したいという要求が高まっている
が、チップ状態ではエージングが実施されておらず、信
頼性的に不安が残るという問題がある。したがって、本
発明の目的は,上記従来の問題点を解消することにあり
,その第1の目的は半導体装置をパッケージングする前
に、チップの状態でエージングするための方法を提供す
ることにあり、第2の目的はそのための装置を提供する
ことにある。
述べるような問題がある。先ず、前述したように従来エ
ージング工程はパッヶージング後に実施されるため、寿
命の短い不良チップをも組立ててしまい、結果的に無駄
な作業を行ったことになる。また、エージング後の選別
工程で大量の不良品が検出された場合、その殆どの原因
はウェハ完戊までの前工程にあることが多く、その不良
情報を早く前工程にフィードバックすべきであるにもか
かわらず、パッケージング後にエージングを行うために
、不良情報のフィードバックが遅れてしまうという問題
がある。更に近年、高密度実装の流れの中で、半導体装
置をチップ状態で実装したいという要求が高まっている
が、チップ状態ではエージングが実施されておらず、信
頼性的に不安が残るという問題がある。したがって、本
発明の目的は,上記従来の問題点を解消することにあり
,その第1の目的は半導体装置をパッケージングする前
に、チップの状態でエージングするための方法を提供す
ることにあり、第2の目的はそのための装置を提供する
ことにある。
上記第1の目的は、(1)半導体装置をチップ状態でエ
ージングする方法において、前記チップの電極位置と同
じ位置に給電用電極が配置され、しかしこの給電用電極
に電気的に連結され,そのピッチが前記給電用電極のピ
ッチよりも拡大された拡大ピッチ電極を有する可撓性の
あるフレキシブル基板の給電用電極面と、前記チップの
電極面とを対向させ、前記チップを収納できる穴を有す
る剛性のあるチップ位置決め板を用いて前記給電用電極
と、前記チップ電極との位置合わせを行い、更に前記チ
ップと同等もしくはより広い平面形状の弾性体シートを
前記フレキシブル基板の前記チップを対向させた反対側
の面に配置し、外部リード及びそれにつながる弾性を有
する内部接続端子ならびに押圧蓋を有するソケットに前
記弾性体シート,フレキシブル基板,チップ位置決め板
及びチップを収納し、前記押圧蓋により、前記給電用電
極とチップ電極及び前記拡大ピッチ電極と内部接続端子
の電気的接続を行い、前記ソケットをエージングボード
上に複数個配置し、前記外部リードに電源および信号電
圧を供給して、前記チップを動作させ、チップの状態で
複数個を一括してエージングするようにした半導体装置
のエージング方法により、(2)上記拡大ピッチ基板の
給電用電極がシリコーンゴム中に金属またはカーボンの
粒子を分散させた弾性導電体からなる上記(1)記載の
半導体装置のエージング方法により、(3)上記拡大ピ
ッチ基板の給電用電極が、拡大ピッチ基板から突出した
突起上電極からなる上記(1)記載の半導体装置のエー
ジング方法により、(4)上記拡大ピッチ基板の拡大ピ
ッチ電極が上記給電用電極が形成された面の反対側の面
に形成され、上記拡大ピッチ基板に設けられたスルーホ
ールを介して給電用電極と接続されてなる上記(1)記
載の半導体装置のエージング方法により、(5)上記ソ
ケットに上記拡大ピッチ基板およびチップ位置決め板の
位置を決定するための少なくとも2個以上の位置決めピ
ンを有し、且つ上記拡大ピツチ基板およびチップ位置決
め板に、前記位置決めピント同位置に位置決め穴を有し
てなる上記(1)記載のエージング方法により、達成さ
れる。
ージングする方法において、前記チップの電極位置と同
じ位置に給電用電極が配置され、しかしこの給電用電極
に電気的に連結され,そのピッチが前記給電用電極のピ
ッチよりも拡大された拡大ピッチ電極を有する可撓性の
あるフレキシブル基板の給電用電極面と、前記チップの
電極面とを対向させ、前記チップを収納できる穴を有す
る剛性のあるチップ位置決め板を用いて前記給電用電極
と、前記チップ電極との位置合わせを行い、更に前記チ
ップと同等もしくはより広い平面形状の弾性体シートを
前記フレキシブル基板の前記チップを対向させた反対側
の面に配置し、外部リード及びそれにつながる弾性を有
する内部接続端子ならびに押圧蓋を有するソケットに前
記弾性体シート,フレキシブル基板,チップ位置決め板
及びチップを収納し、前記押圧蓋により、前記給電用電
極とチップ電極及び前記拡大ピッチ電極と内部接続端子
の電気的接続を行い、前記ソケットをエージングボード
上に複数個配置し、前記外部リードに電源および信号電
圧を供給して、前記チップを動作させ、チップの状態で
複数個を一括してエージングするようにした半導体装置
のエージング方法により、(2)上記拡大ピッチ基板の
給電用電極がシリコーンゴム中に金属またはカーボンの
粒子を分散させた弾性導電体からなる上記(1)記載の
半導体装置のエージング方法により、(3)上記拡大ピ
ッチ基板の給電用電極が、拡大ピッチ基板から突出した
突起上電極からなる上記(1)記載の半導体装置のエー
ジング方法により、(4)上記拡大ピッチ基板の拡大ピ
ッチ電極が上記給電用電極が形成された面の反対側の面
に形成され、上記拡大ピッチ基板に設けられたスルーホ
ールを介して給電用電極と接続されてなる上記(1)記
載の半導体装置のエージング方法により、(5)上記ソ
ケットに上記拡大ピッチ基板およびチップ位置決め板の
位置を決定するための少なくとも2個以上の位置決めピ
ンを有し、且つ上記拡大ピツチ基板およびチップ位置決
め板に、前記位置決めピント同位置に位置決め穴を有し
てなる上記(1)記載のエージング方法により、達成さ
れる。
上記第2の目的は、(6)外部リード、内部接続端子、
位置決めピンおよび押圧蓋を有するソケットに,給電用
電極と拡大ピッチ電極および位置決め穴を有する拡大ピ
ッチ基板を前記位置決めピンに前記位置決め穴をあわせ
て設置し、その上にチップを収納できる穴および位置決
め穴を有するチップ位置決め板を前記位置決めピンに前
記位置決め穴をあわせて設置し、さらにチップ電極面を
前記給電用電極に対向させ、前記チップ位置決め板のチ
ップ収納穴に設置し、その上から前記ソケットの押圧蓋
を押しつけて固定し、前記チップ電極と給電用電極との
電気的接続および前記拡大ピッチ電極と内部接続端子と
の電気的接続を行い、前記外部リードピンに給電するよ
うにした半導体装置のエージング装置により、達成され
る。
位置決めピンおよび押圧蓋を有するソケットに,給電用
電極と拡大ピッチ電極および位置決め穴を有する拡大ピ
ッチ基板を前記位置決めピンに前記位置決め穴をあわせ
て設置し、その上にチップを収納できる穴および位置決
め穴を有するチップ位置決め板を前記位置決めピンに前
記位置決め穴をあわせて設置し、さらにチップ電極面を
前記給電用電極に対向させ、前記チップ位置決め板のチ
ップ収納穴に設置し、その上から前記ソケットの押圧蓋
を押しつけて固定し、前記チップ電極と給電用電極との
電気的接続および前記拡大ピッチ電極と内部接続端子と
の電気的接続を行い、前記外部リードピンに給電するよ
うにした半導体装置のエージング装置により、達成され
る。
拡大ピッチ基板は、その上に形成された給電用電極及び
拡大ピッチ電極により、それぞれチップ電極及びソケッ
トの内部接続端子との電気的接続を行う。上記給電用電
極は弾性導電体からなり、上記チップ電極と上記給電用
電極の少くとも一方が突起状の形状を有する時、その高
さばらつきによって生じ易い上記両電極の接続不良の発
生を、上記弾性導電体の変形によって防止する作用を有
する。チップ位置決め板は、上記給電用電極とチップ電
極との位置合せを行うとともに、上記拡大ピッチ電極を
上記ソケットの内部接続端子に押し付けて電気的接続を
得る働きをする。
拡大ピッチ電極により、それぞれチップ電極及びソケッ
トの内部接続端子との電気的接続を行う。上記給電用電
極は弾性導電体からなり、上記チップ電極と上記給電用
電極の少くとも一方が突起状の形状を有する時、その高
さばらつきによって生じ易い上記両電極の接続不良の発
生を、上記弾性導電体の変形によって防止する作用を有
する。チップ位置決め板は、上記給電用電極とチップ電
極との位置合せを行うとともに、上記拡大ピッチ電極を
上記ソケットの内部接続端子に押し付けて電気的接続を
得る働きをする。
以下、本発明の実施例を第工図及び第2図により説明す
る。
る。
第1図はソケットにチップを収納して、半導体装置をチ
ップ状態でエージングするために必要な構或部品を示す
。全体は、ソケット1、拡大ピッチ基板2、チップ位置
決め板3及びチップ4から構或されている。ソケット1
の本体は耐熱性プラスチックまたはセラミック製であり
、通常のLSIソケットの如く、外部リード11及び該
外部リード11に電気的に連結されたバネ性のある内部
接続端子12を有する。また拡大ピッチ基板2、チップ
位置決め板3の位置決めを行うための位置決めピン13
を有する。更にソケット1は、拡大ピッチ基板2及びチ
ップ4をお互いに押しつけあうようにすると同時に、拡
大ピッチノ,(板2及びチップ位置決め板3を内部接続
端子12に押しつけるための押圧蓋14を有する。該押
圧蓋14はチップ4を押しつけるための突起部15及び
位置決めピン13との接触を避けるための穴16及び押
圧蓋14を閉じて固定するためのロック機構17を有す
る。次に、拡大ピッチ基板2は例えば厚さ1mm程度の
ガラスエポキシ基板である。該拡大ピッチ基板2の一方
の面、第1図では裏面には例えば35μm程度の厚さの
銅箔によりソケット1の内部接続端子12の位置に合致
するように規則正しく拡大ピッチ電極21が形成される
。拡大ピッチ電極21の表面は金メッキ等を施し、内部
接続端子12との接触の信頼性を確保することが好まし
い。拡大ピッチ電極21が形成される面と反対の面、第
1図では表面にはチップ4の電極(第2図に示す)位置
に合致して給電用電極22が形或される。該給電用電極
22は、例えば金属またはカーボン粒子を分散させたシ
リコーンゴム等の耐熱性のある弾性導電体からなり、上
記液状のシリコーンゴムを印刷後硬化させたり、塗布硬
化後、写真食刻を行ってパターンニングする方法などに
よって.50μm程度の高さに形或した突起状電極であ
るが,チップ電極が突起状であれば、上記給電用電極2
2は必ずしも突起状に形或する必要はない。上記給電用
電極22と拡大ピッチ電極21は拡大ピッチ基板2に形
或したスルーホール25(第2図に示す)を介して銅箔
パターン23および24によって接続される。更に拡大
ピッチ基板2には,2ヶ以上の拡大ピッチ基板ガイド穴
26が形或されており、ソケット1の位置決めピン13
と該拡大ピッチ基板ガイド穴26を合わせるようにして
,拡大ピッチ基板2をソケット1に配置する。次に、チ
ップ位置決め板3は例えば金属、セラミックスあるいは
ガラスエボキシのような複合材料を用いて作製され、チ
ップ4の電極と上記拡大ピッチ基板2の給電用電極22
との位置合せを行うためのチップ収容穴31とチップ位
置決め板ガイド穴32を有する。チップ位置決め板3は
、拡大ピッチ基板2を配置したソケット1の位置決めピ
ン13と該チップ位置決め板ガイド穴32を合わせるよ
うにして、ソケット1に配置される。次にチップ4は、
その電極が拡大ピッチ基板2の給電用電極22と対向す
るようにチップ位置決め板3のチップ収容穴3lに収納
される。
ップ状態でエージングするために必要な構或部品を示す
。全体は、ソケット1、拡大ピッチ基板2、チップ位置
決め板3及びチップ4から構或されている。ソケット1
の本体は耐熱性プラスチックまたはセラミック製であり
、通常のLSIソケットの如く、外部リード11及び該
外部リード11に電気的に連結されたバネ性のある内部
接続端子12を有する。また拡大ピッチ基板2、チップ
位置決め板3の位置決めを行うための位置決めピン13
を有する。更にソケット1は、拡大ピッチ基板2及びチ
ップ4をお互いに押しつけあうようにすると同時に、拡
大ピッチノ,(板2及びチップ位置決め板3を内部接続
端子12に押しつけるための押圧蓋14を有する。該押
圧蓋14はチップ4を押しつけるための突起部15及び
位置決めピン13との接触を避けるための穴16及び押
圧蓋14を閉じて固定するためのロック機構17を有す
る。次に、拡大ピッチ基板2は例えば厚さ1mm程度の
ガラスエポキシ基板である。該拡大ピッチ基板2の一方
の面、第1図では裏面には例えば35μm程度の厚さの
銅箔によりソケット1の内部接続端子12の位置に合致
するように規則正しく拡大ピッチ電極21が形成される
。拡大ピッチ電極21の表面は金メッキ等を施し、内部
接続端子12との接触の信頼性を確保することが好まし
い。拡大ピッチ電極21が形成される面と反対の面、第
1図では表面にはチップ4の電極(第2図に示す)位置
に合致して給電用電極22が形或される。該給電用電極
22は、例えば金属またはカーボン粒子を分散させたシ
リコーンゴム等の耐熱性のある弾性導電体からなり、上
記液状のシリコーンゴムを印刷後硬化させたり、塗布硬
化後、写真食刻を行ってパターンニングする方法などに
よって.50μm程度の高さに形或した突起状電極であ
るが,チップ電極が突起状であれば、上記給電用電極2
2は必ずしも突起状に形或する必要はない。上記給電用
電極22と拡大ピッチ電極21は拡大ピッチ基板2に形
或したスルーホール25(第2図に示す)を介して銅箔
パターン23および24によって接続される。更に拡大
ピッチ基板2には,2ヶ以上の拡大ピッチ基板ガイド穴
26が形或されており、ソケット1の位置決めピン13
と該拡大ピッチ基板ガイド穴26を合わせるようにして
,拡大ピッチ基板2をソケット1に配置する。次に、チ
ップ位置決め板3は例えば金属、セラミックスあるいは
ガラスエボキシのような複合材料を用いて作製され、チ
ップ4の電極と上記拡大ピッチ基板2の給電用電極22
との位置合せを行うためのチップ収容穴31とチップ位
置決め板ガイド穴32を有する。チップ位置決め板3は
、拡大ピッチ基板2を配置したソケット1の位置決めピ
ン13と該チップ位置決め板ガイド穴32を合わせるよ
うにして、ソケット1に配置される。次にチップ4は、
その電極が拡大ピッチ基板2の給電用電極22と対向す
るようにチップ位置決め板3のチップ収容穴3lに収納
される。
以上の操作の後、ソケット↓の押圧蓋14を閉じて、ロ
ック機構17により上記押圧蓋14を固定する。
ック機構17により上記押圧蓋14を固定する。
次に、上記操作が全て完了した状態でのソケットlの内
部構造を第2図の縦断面図により説明する。ソケット1
の中には拡大ピッチ基板2,チップ位置決め板3が順次
積み重ねられる。チップ4はチップ電極41が拡大ピッ
チ基板2の給電用電極22と対向するようにチップ収納
穴31に収納され.押圧蓋14を閉じることにより、拡
大ピッチ基板2の拡大ピッチ電極21はチップ位置決め
板3とともにソケット1の弾性を有する内部接続端子1
2に押しつけられ、安定した電気的接続が得られる。同
時にチップ電極4工は押圧[14の突起部15により、
拡大ピッチ基板2の給電用電極22に押しつけられ、該
給電用電極22の弥性により,安定した電気的接続が得
られる。上記給電用電極22は、拡大ピッチ基板2に設
けたスルーホール25を介して、銅箔パターン23およ
び24により拡大ピッチ電極21に接続される。チップ
電極4lと給電用電極22との位置合せ及び拡大ピッチ
電極2工と内部接続端子12との位置合せは、第1図で
も説明した通り、ソケット1の位置決めピン13に拡大
ピッチ基板ガイド穴26及びチップ位置決め板ガイド穴
32をさし込むことにより達成される。チップエージン
グは以上述べたような構成のソケット1を複数個エージ
ングボード(図示しない)に外部リードl1を接続する
ことにより搭載し、外部リード11に電源及び信号電圧
が印加されるようにしてチップ4を動作させ、所定の温
度で所定時間、複数のチップが一括して行われる。
部構造を第2図の縦断面図により説明する。ソケット1
の中には拡大ピッチ基板2,チップ位置決め板3が順次
積み重ねられる。チップ4はチップ電極41が拡大ピッ
チ基板2の給電用電極22と対向するようにチップ収納
穴31に収納され.押圧蓋14を閉じることにより、拡
大ピッチ基板2の拡大ピッチ電極21はチップ位置決め
板3とともにソケット1の弾性を有する内部接続端子1
2に押しつけられ、安定した電気的接続が得られる。同
時にチップ電極4工は押圧[14の突起部15により、
拡大ピッチ基板2の給電用電極22に押しつけられ、該
給電用電極22の弥性により,安定した電気的接続が得
られる。上記給電用電極22は、拡大ピッチ基板2に設
けたスルーホール25を介して、銅箔パターン23およ
び24により拡大ピッチ電極21に接続される。チップ
電極4lと給電用電極22との位置合せ及び拡大ピッチ
電極2工と内部接続端子12との位置合せは、第1図で
も説明した通り、ソケット1の位置決めピン13に拡大
ピッチ基板ガイド穴26及びチップ位置決め板ガイド穴
32をさし込むことにより達成される。チップエージン
グは以上述べたような構成のソケット1を複数個エージ
ングボード(図示しない)に外部リードl1を接続する
ことにより搭載し、外部リード11に電源及び信号電圧
が印加されるようにしてチップ4を動作させ、所定の温
度で所定時間、複数のチップが一括して行われる。
以上に述べた本実施例によれば、半導体装置の高集積化
に伴って狭ピッチ化(例えば0.1mm)される方向に
あるチップ電極に対し、エージングに必要な給電用電極
を安定して接触させることができる。また拡大ピッチ基
板に、上記狭ピッチの給電用電極に接続された拡大ピッ
チ電極を設けたことにより、比較的に広いピッチ(例え
ば0.65mm)でしか実現できない内部接続端子のL
SI用ソケットを用いてチップのエージングができるこ
とになる。更に半導体装置の品挿が異り,チップ電極の
数、位置及びチップ形状が異っても、チップ電極の数が
ソケットの接続端子の数よりも少なければ、拡大ピッチ
基板及びチップ位置決め板を各品種毎に作製することに
より、同じソケットを用いることができる。一般に新し
いソケットを作製するには大きなコストが必要であるが
、上記したように、同一のソケットで多品種の半導体装
置のチソプエージングが可能であり、低いコストでエー
ジングを行うことができる効果がある。
に伴って狭ピッチ化(例えば0.1mm)される方向に
あるチップ電極に対し、エージングに必要な給電用電極
を安定して接触させることができる。また拡大ピッチ基
板に、上記狭ピッチの給電用電極に接続された拡大ピッ
チ電極を設けたことにより、比較的に広いピッチ(例え
ば0.65mm)でしか実現できない内部接続端子のL
SI用ソケットを用いてチップのエージングができるこ
とになる。更に半導体装置の品挿が異り,チップ電極の
数、位置及びチップ形状が異っても、チップ電極の数が
ソケットの接続端子の数よりも少なければ、拡大ピッチ
基板及びチップ位置決め板を各品種毎に作製することに
より、同じソケットを用いることができる。一般に新し
いソケットを作製するには大きなコストが必要であるが
、上記したように、同一のソケットで多品種の半導体装
置のチソプエージングが可能であり、低いコストでエー
ジングを行うことができる効果がある。
〔発明の効果〕
本発明によれば、半導体装置をパッケージングする前の
チップ状態でエージングするに際し、チップをソケット
に収納し、このソケットを多数個エージングボードに搭
載することにより、多数のチップを一括してエージング
できる効果がある。
チップ状態でエージングするに際し、チップをソケット
に収納し、このソケットを多数個エージングボードに搭
載することにより、多数のチップを一括してエージング
できる効果がある。
これは上記の通り、狭ピッチの弾性導電体からなる給電
用電極と拡大ピッチ電極を有する拡大ピッチ基板を用い
てソケット内で各電極の接触を安定に行えるようにした
からである。
用電極と拡大ピッチ電極を有する拡大ピッチ基板を用い
てソケット内で各電極の接触を安定に行えるようにした
からである。
第1図は本発明の一実施例の全体構成図、第2図はその
縦断面図である。 1・・・ソケッ1−、 2・・・拡大ピッチ基板, 3・・・チップ位置決め板、 4・・・チップ、 11・・・外部リード、 邪 1 口 2・・・内部接続端子、 3・・・位置決めピン、 4・・・押圧蓋、 5・・・突起部、 6・・・穴、 7・・・ロック機構、 1・・・拡大ピッチ電極, 2・・・給電用電極、 3,24・・・銅箔パターン、 5・・・スルーホール、 6拡大ピッチ基板ガイド穴、 1・・・チップ収納穴、 2・・・チップ位置決め板ガイド穴。
縦断面図である。 1・・・ソケッ1−、 2・・・拡大ピッチ基板, 3・・・チップ位置決め板、 4・・・チップ、 11・・・外部リード、 邪 1 口 2・・・内部接続端子、 3・・・位置決めピン、 4・・・押圧蓋、 5・・・突起部、 6・・・穴、 7・・・ロック機構、 1・・・拡大ピッチ電極, 2・・・給電用電極、 3,24・・・銅箔パターン、 5・・・スルーホール、 6拡大ピッチ基板ガイド穴、 1・・・チップ収納穴、 2・・・チップ位置決め板ガイド穴。
Claims (1)
- 1、半導体装置をチップ状態でエージングする方法にお
いて、前記チップの電極位置と同じ位置に弾性導電体か
らなる給電用電極が配置され、しかもこの給電用電極に
電気的に連結され、そのピッチが前記給電用電極のピッ
チよりも拡大された拡大ピッチ電極を有する拡大ピッチ
基板の給電用電極面と、前記チップの電極面とを対向さ
せ、前記チップを収納できる穴を有するチップ位置決め
板を用いて前記給電用電極と、前記チップ電極との位置
合わせを行い、外部リードおよびそれにつながる弾性を
有する内部接続端子ならびに押圧蓋を有するソケットに
前記拡大ピッチ基板、チップ位置決め板およびチップを
収納し、前記押圧蓋により、前記給電用電極とチップ電
極および前記拡大ピッチ電極と内部接続端子の電気的接
続を行い、前記ソケットをエージングボード上に複数個
配置し、前記外部リードに電源および信号電圧を供給し
て、前記チップを動作させ、チップの状態で複数個を一
括してエージングするようにしたことを特徴とする半導
体装置のエージング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23994489A JPH03102848A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置のエージング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23994489A JPH03102848A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置のエージング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03102848A true JPH03102848A (ja) | 1991-04-30 |
Family
ID=17052146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23994489A Pending JPH03102848A (ja) | 1989-09-18 | 1989-09-18 | 半導体装置のエージング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03102848A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07113840A (ja) * | 1993-09-21 | 1995-05-02 | Micron Technol Inc | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア |
JPH0875819A (ja) * | 1994-08-25 | 1996-03-22 | Sunright Pte Ltd | パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア |
JPH0897261A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 半導体チップバイアステスト用ソケット |
US5945834A (en) * | 1993-12-16 | 1999-08-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
JP2005539357A (ja) * | 2002-09-17 | 2005-12-22 | エイアー テスト システムズ | ダイキャリア |
-
1989
- 1989-09-18 JP JP23994489A patent/JPH03102848A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07113840A (ja) * | 1993-09-21 | 1995-05-02 | Micron Technol Inc | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア |
US5945834A (en) * | 1993-12-16 | 1999-08-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
US6005401A (en) * | 1993-12-16 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
US6323663B1 (en) | 1993-12-16 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer package, method and apparatus for connecting testing IC terminals of semiconductor wafer and probe terminals, testing method of a semiconductor integrated circuit, probe card and its manufacturing method |
JPH0875819A (ja) * | 1994-08-25 | 1996-03-22 | Sunright Pte Ltd | パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア |
JPH0897261A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 半導体チップバイアステスト用ソケット |
JP2005539357A (ja) * | 2002-09-17 | 2005-12-22 | エイアー テスト システムズ | ダイキャリア |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5247248A (en) | Burn-in apparatus and method of use thereof | |
US5798652A (en) | Method of batch testing surface mount devices using a substrate edge connector | |
KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
US5539324A (en) | Universal wafer carrier for wafer level die burn-in | |
US5468157A (en) | Non-destructive interconnect system for semiconductor devices | |
JP2002175859A (ja) | スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品 | |
JP2000292485A (ja) | Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法 | |
JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
US5977784A (en) | Method of performing an operation on an integrated circuit | |
JPH09503577A (ja) | バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理 | |
KR100385352B1 (ko) | 소켓 | |
US5688128A (en) | Detachable socket for an IC chip | |
JPH0529406A (ja) | 半導体検査装置 | |
JPH03120742A (ja) | 半導体装置のエージング方法、及び、同装置 | |
JPH03102848A (ja) | 半導体装置のエージング方法 | |
KR100356823B1 (ko) | 프로브 카드 | |
JPH09115971A (ja) | 半導体装置の検査方法 | |
JPH11238770A (ja) | 半導体集積回路の検査装置 | |
JP2917553B2 (ja) | 半導体装置のエージング方法 | |
KR940009571B1 (ko) | 번인소켓 | |
JP3208095B2 (ja) | 半導体装置の検査装置 | |
WO1994019699A1 (en) | Method and apparatus for bare die burn-in and test using z-axis electrically conductive material | |
KR0169815B1 (ko) | 범용 번-인 기판 | |
JPH10150130A (ja) | 半導体装置用ソケット | |
JP3978142B2 (ja) | 検査用基板 |