JPH0897261A - 半導体チップバイアステスト用ソケット - Google Patents
半導体チップバイアステスト用ソケットInfo
- Publication number
- JPH0897261A JPH0897261A JP6258935A JP25893594A JPH0897261A JP H0897261 A JPH0897261 A JP H0897261A JP 6258935 A JP6258935 A JP 6258935A JP 25893594 A JP25893594 A JP 25893594A JP H0897261 A JPH0897261 A JP H0897261A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- semiconductor chip
- cap
- power supply
- transparent substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【目的】 半導体チップに対し、バイアステストスクリ
ーニング検査を作業性よくかつ安価に行うことを目的と
する。 【構成】 ソケット基体（１）に半導体チップ（１０）
を載置する補助基板（２）と透明基板で作られたソケッ
トのキャップ（３）を有し、ソケットのキャップ（３）
には給電端子、被給電端子、メタライズ配線（４）や抵
抗（９）をそれぞれの凹部（５）に設けたこと特徴とす
る。これにより、バイアステストスクリーニング検査を
行う半導体チップ（１０）に対し、位置合わせが容易と
なり、また、ソケットのキャップ（３）と補助基板
（２）を交換することで、ソケット基体（１）は共通化
できる。
ーニング検査を作業性よくかつ安価に行うことを目的と
する。 【構成】 ソケット基体（１）に半導体チップ（１０）
を載置する補助基板（２）と透明基板で作られたソケッ
トのキャップ（３）を有し、ソケットのキャップ（３）
には給電端子、被給電端子、メタライズ配線（４）や抵
抗（９）をそれぞれの凹部（５）に設けたこと特徴とす
る。これにより、バイアステストスクリーニング検査を
行う半導体チップ（１０）に対し、位置合わせが容易と
なり、また、ソケットのキャップ（３）と補助基板
（２）を交換することで、ソケット基体（１）は共通化
できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップバイアス
テスト用ソケットに関し、特に半導体チップのバイアス
テスト、スクリーニング検査に用いる半導体チップバイ
アステスト用ソケットに関する。
テスト用ソケットに関し、特に半導体チップのバイアス
テスト、スクリーニング検査に用いる半導体チップバイ
アステスト用ソケットに関する。
【０００２】
【従来の技術】半導体チップに対してバイアステストを
行うためには、アラインメントのためソケットキャップ
に透明基板を用いることが考えられ、また半導体チップ
上の信号端子や電源端子にどのように給電するかがポイ
ントである。それを行う方法として、キャップの透明基
板上に設けた給電端子と半導体チップの信号端子や電源
端子をアラインメントさせ、電気的な接続を得る方法が
考えられる。また、半導体チップをパッケージに封入さ
れた最終形態の半導体装置に対するテストに関する公知
例として、特開平３−１８９５７８及び特開平２−２９
６１６３が提案されている。
行うためには、アラインメントのためソケットキャップ
に透明基板を用いることが考えられ、また半導体チップ
上の信号端子や電源端子にどのように給電するかがポイ
ントである。それを行う方法として、キャップの透明基
板上に設けた給電端子と半導体チップの信号端子や電源
端子をアラインメントさせ、電気的な接続を得る方法が
考えられる。また、半導体チップをパッケージに封入さ
れた最終形態の半導体装置に対するテストに関する公知
例として、特開平３−１８９５７８及び特開平２−２９
６１６３が提案されている。
【０００３】
【発明が解決しようとする課題】先に述べた、単に、キ
ャップに透明基板を用いてアラインメントを行うもので
は、アラインメント精度の確保が難しく、作業性が著し
く悪い。また、アラインメント等の作業時、透明基板上
に形成した配線や給電端子に機械的な損傷を与える等の
問題があり、実用的でない。そして半導体チップに対
し、キズ等のダメージを与える場合すらあるものであ
る。
ャップに透明基板を用いてアラインメントを行うもので
は、アラインメント精度の確保が難しく、作業性が著し
く悪い。また、アラインメント等の作業時、透明基板上
に形成した配線や給電端子に機械的な損傷を与える等の
問題があり、実用的でない。そして半導体チップに対
し、キズ等のダメージを与える場合すらあるものであ
る。
【０００４】さらに、品種の異なる半導体チップのバイ
アステストを行う場合、それぞれの品種に応じたソケッ
ト基体を準備しなければならず、費用面で効果になると
いう問題点がある。また、上記の特開平３−１８９５７
８及び特開平２−２９６１６３の公知例はいずれも半導
体チップをパッケージに封入された製品が対象であり、
平面上に並んだ１００μｍ角程度の大きさしかない半導
体チップ上のパッドへの給電は不可能であり、半導体チ
ップのバイアステストには用いることはできないもので
ある。
アステストを行う場合、それぞれの品種に応じたソケッ
ト基体を準備しなければならず、費用面で効果になると
いう問題点がある。また、上記の特開平３−１８９５７
８及び特開平２−２９６１６３の公知例はいずれも半導
体チップをパッケージに封入された製品が対象であり、
平面上に並んだ１００μｍ角程度の大きさしかない半導
体チップ上のパッドへの給電は不可能であり、半導体チ
ップのバイアステストには用いることはできないもので
ある。
【０００５】
【課題を解決するための手段】本発明は、ソケットの基
体に半導体チップを載置する補助板を有し、かつ、ソケ
ットのキャップを透明基板としたことを特徴とする半導
体チップバイアステスト用ソケットである。また本発明
は、ソケットキャップの透明基板に対となる複数組の給
電端子と被給電端子を設け、給電端子と被給電端子をメ
タライズ配線で接続、または給電端子と被給電端子の間
に抵抗、コンデンサ等の受動素子を挿入したことを特徴
とする上記の半導体チップバイアステスト用ソケットで
ある。また本発明は、ソケットキャップの透明基板にお
ける給電端子、被給電端子、メタライズ配線、及び受動
素子を透明基板上に形成した凹部に設けたことを特徴と
する上記の半導体チップバイアステスト用ソケットであ
る。
体に半導体チップを載置する補助板を有し、かつ、ソケ
ットのキャップを透明基板としたことを特徴とする半導
体チップバイアステスト用ソケットである。また本発明
は、ソケットキャップの透明基板に対となる複数組の給
電端子と被給電端子を設け、給電端子と被給電端子をメ
タライズ配線で接続、または給電端子と被給電端子の間
に抵抗、コンデンサ等の受動素子を挿入したことを特徴
とする上記の半導体チップバイアステスト用ソケットで
ある。また本発明は、ソケットキャップの透明基板にお
ける給電端子、被給電端子、メタライズ配線、及び受動
素子を透明基板上に形成した凹部に設けたことを特徴と
する上記の半導体チップバイアステスト用ソケットであ
る。
【０００６】
【作用】本発明による半導体チップバイアステスト用ソ
ケットは、ソケットの基体に半導体チップを載置する補
助板と透明基板で作られたキャップを有しているもので
また、透明基板で作られたキャップは給電端子、被給電
端子、メタライズ配線や抵抗、コンデンサ等の受動素子
を設けたものであり、さらにまた透明基板のキャップは
凹部を有しているので、バイアステストスクリーニング
検査を行う半導体チップに対し、位置合わせが容易とな
り、また、ソケットのキャップと補助基板を交換するこ
とで種々の品種の半導体チップに対応でき、ソケット基
体は共通化できるものである。
ケットは、ソケットの基体に半導体チップを載置する補
助板と透明基板で作られたキャップを有しているもので
また、透明基板で作られたキャップは給電端子、被給電
端子、メタライズ配線や抵抗、コンデンサ等の受動素子
を設けたものであり、さらにまた透明基板のキャップは
凹部を有しているので、バイアステストスクリーニング
検査を行う半導体チップに対し、位置合わせが容易とな
り、また、ソケットのキャップと補助基板を交換するこ
とで種々の品種の半導体チップに対応でき、ソケット基
体は共通化できるものである。
【０００７】
【実施例】本発明の実施例について図面を参照して説明
する。 ［実施例１］図１は、本発明による半導体チップバイア
ステスト用ソケットの第１の実施例の断面図であり、図
２はその分解図である。図１、図２、に示すように、半
導体チップ（１０）は補助基板（２）に載置され、補助
基板（２）はソケット基体（１）に収納される。透明基
板から成るソケットのキャップ（３）をかぶせ、ソケッ
トのフック（７）で固定する。半導体チップ（１０）へ
の給電はソケット基体（１）にうめ込まれたポゴピン
（８）とソケットのキャップ（３）のポゴピンと対応す
る凹部（５）にある給電電極が接触し、そしてメタライ
ズ層（４）、抵抗（９）（メタライズ層（４）、抵抗
（９）はそれぞれ凹部（５）に設けられている）、及び
ソケットのキャップ（３）の表面に設けられたバンプ
（６）を介し、半導体チップ（１０）のパッドと接触す
ることで行われる。
する。 ［実施例１］図１は、本発明による半導体チップバイア
ステスト用ソケットの第１の実施例の断面図であり、図
２はその分解図である。図１、図２、に示すように、半
導体チップ（１０）は補助基板（２）に載置され、補助
基板（２）はソケット基体（１）に収納される。透明基
板から成るソケットのキャップ（３）をかぶせ、ソケッ
トのフック（７）で固定する。半導体チップ（１０）へ
の給電はソケット基体（１）にうめ込まれたポゴピン
（８）とソケットのキャップ（３）のポゴピンと対応す
る凹部（５）にある給電電極が接触し、そしてメタライ
ズ層（４）、抵抗（９）（メタライズ層（４）、抵抗
（９）はそれぞれ凹部（５）に設けられている）、及び
ソケットのキャップ（３）の表面に設けられたバンプ
（６）を介し、半導体チップ（１０）のパッドと接触す
ることで行われる。
【０００８】半導体チップ（１０）のパッドとバンプ
（６）との位置合わせは、ソケット基体（１）にうめ込
まれたポゴピン（８）とキャップ（３）のポゴピンと対
応する位置に設けられた凹部（５）を合わせることで、
従来困難であった位置合わせが簡単に自動的に行えるも
のである。このようにソケット基体（１）に半導体チッ
プ（１０）を載置する補助基板（２）と透明基板で作ら
れたソケットのキャップ（３）を有しており、このソケ
ットのキャップ（３）のそれぞれの凹部（５）に給電端
子、被給電端子、メタライズ配線（４）や抵抗（９）を
設けたことにより、バイアステストスクリーニング検査
を行う半導体チップ（１０）に対し、位置合わせが容易
となり、また、ソケットのキャップ（３）と補助基板
（２）を交換することで、ソケット基体（１）は共通化
できるものである。
（６）との位置合わせは、ソケット基体（１）にうめ込
まれたポゴピン（８）とキャップ（３）のポゴピンと対
応する位置に設けられた凹部（５）を合わせることで、
従来困難であった位置合わせが簡単に自動的に行えるも
のである。このようにソケット基体（１）に半導体チッ
プ（１０）を載置する補助基板（２）と透明基板で作ら
れたソケットのキャップ（３）を有しており、このソケ
ットのキャップ（３）のそれぞれの凹部（５）に給電端
子、被給電端子、メタライズ配線（４）や抵抗（９）を
設けたことにより、バイアステストスクリーニング検査
を行う半導体チップ（１０）に対し、位置合わせが容易
となり、また、ソケットのキャップ（３）と補助基板
（２）を交換することで、ソケット基体（１）は共通化
できるものである。
【０００９】本発明において、透明基板から成るソケッ
トのキャップ（３）は一般的にＳｉＯ2系やＡｌ2Ｏ3系
のガラスを用いるが、透明なもので耐熱性のあるものな
ら何でもよい。ソケットのキャップ（３）への凹部
（５）の形成には通常のフォトリソグラフィー技術及び
エッチング技術を用いる。また、メタライズ層（４）の
形成、即ちメタライズ配線も、ＣＶＤ技術やスパッタリ
ング技術、メッキ技術等により形成した薄膜をフォトリ
ソグラフィー技術及びエッチング技術を用いて形成す
る。抵抗（９）は、ＶＰＳ技術や赤外線リフロー技術を
用いて取り付ける。
トのキャップ（３）は一般的にＳｉＯ2系やＡｌ2Ｏ3系
のガラスを用いるが、透明なもので耐熱性のあるものな
ら何でもよい。ソケットのキャップ（３）への凹部
（５）の形成には通常のフォトリソグラフィー技術及び
エッチング技術を用いる。また、メタライズ層（４）の
形成、即ちメタライズ配線も、ＣＶＤ技術やスパッタリ
ング技術、メッキ技術等により形成した薄膜をフォトリ
ソグラフィー技術及びエッチング技術を用いて形成す
る。抵抗（９）は、ＶＰＳ技術や赤外線リフロー技術を
用いて取り付ける。
【００１０】［実施例２］本発明の第２の実施例を図３
に示す。図３は、半導体チップバイアステスト用ソケッ
トの第２の実施例の分解図である。半導体チップ（１
０）が補助基板（２）に載置され、その補助基板（２）
はソケット基体（１）に収納される。それに透明基板か
ら成るソケットのキャップ（３）をかぶせ、ソケットの
フック（７）で固定する。半導体チップ（１０）への給
電がソケット基体（１）にうめ込まれたポゴピン（８）
とソケットのキャップ（３）の凹部（５）にある給電電
極が接触し、メタライズ層（４）、抵抗（９）及びソケ
ットのキャップ（３）の表面に設けられたバンプ（６）
を介し、半導体チップ（１０）のパッドと接触すること
で行われる点では上記実施例１と同様である。
に示す。図３は、半導体チップバイアステスト用ソケッ
トの第２の実施例の分解図である。半導体チップ（１
０）が補助基板（２）に載置され、その補助基板（２）
はソケット基体（１）に収納される。それに透明基板か
ら成るソケットのキャップ（３）をかぶせ、ソケットの
フック（７）で固定する。半導体チップ（１０）への給
電がソケット基体（１）にうめ込まれたポゴピン（８）
とソケットのキャップ（３）の凹部（５）にある給電電
極が接触し、メタライズ層（４）、抵抗（９）及びソケ
ットのキャップ（３）の表面に設けられたバンプ（６）
を介し、半導体チップ（１０）のパッドと接触すること
で行われる点では上記実施例１と同様である。
【００１１】この実施例では、図３に示すように、半導
体チップ（１０）のパッドとソケットのキャップ（３）
の表面に設けたバンプ（６）との位置精度をさらに向上
させ、かつ、半導体チップ（１０）へのハンドリング時
のキズ等のダメージ防止のため補助基板（２）にアライ
ンメントピン（１１）を設けたものである。また、ソケ
ットキャップ（３）について、ポゴピン（８）との接点
の凹部（５）やアラインメントピン（１１）との接触部
以外をシリコンゴム等でカバーすれば、さらに耐久性の
向上も可能である。
体チップ（１０）のパッドとソケットのキャップ（３）
の表面に設けたバンプ（６）との位置精度をさらに向上
させ、かつ、半導体チップ（１０）へのハンドリング時
のキズ等のダメージ防止のため補助基板（２）にアライ
ンメントピン（１１）を設けたものである。また、ソケ
ットキャップ（３）について、ポゴピン（８）との接点
の凹部（５）やアラインメントピン（１１）との接触部
以外をシリコンゴム等でカバーすれば、さらに耐久性の
向上も可能である。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
半導体チップバイアステスト用ソケットはソケットの基
体に半導体チップを載置する補助板と透明基板で作られ
たキャップを有し、また、透明基板で作られたキャップ
は凹部を持ち、この凹部に給電端子、被給電端子、メタ
ライズ配線や抵抗、コンデンサ等の受動素子を設けたこ
とにより、半導体チップに対するスクリーニング試験を
アラインメント精度よく、容易に行うことができる。ま
た、半導体チップを載置する補助板と透明基板で作られ
たキャップの両方を交換することで、他の品種のスクリ
ーニング試験を行うことも可能となり、ソケット基体の
共通化が可能となるという効果を奏するものである。
半導体チップバイアステスト用ソケットはソケットの基
体に半導体チップを載置する補助板と透明基板で作られ
たキャップを有し、また、透明基板で作られたキャップ
は凹部を持ち、この凹部に給電端子、被給電端子、メタ
ライズ配線や抵抗、コンデンサ等の受動素子を設けたこ
とにより、半導体チップに対するスクリーニング試験を
アラインメント精度よく、容易に行うことができる。ま
た、半導体チップを載置する補助板と透明基板で作られ
たキャップの両方を交換することで、他の品種のスクリ
ーニング試験を行うことも可能となり、ソケット基体の
共通化が可能となるという効果を奏するものである。
【図１】 本発明の第１の実施例の断面図。
【図２】 本発明の第１の実施例の図１の分解図。
【図３】 本発明の第２の実施例の分解図。
１ ソケット基体 ２ 補助基板 ３ ソケットのキャップ（透明基板） ４ メタライズ層 ５ 凹部 ６ バンプ ７ フック ８ ポゴピン ９ 抵抗 １０ 半導体チップ １１ アラインメントピン
Claims (3)
- 【請求項１】 ソケットの基体に半導体チップを載置す
る補助板を有し、かつ、ソケットのキャップを透明基板
としたことを特徴とする半導体チップバイアステスト用
ソケット。 - 【請求項２】 ソケットキャップの透明基板に対となる
複数組の給電端子と被給電端子を設け、給電端子と被給
電端子をメタライズ配線で接続、または給電端子と被給
電端子の間に抵抗、コンデンサ等の受動素子を挿入した
ことを特徴とする請求項１に記載の半導体チップバイア
ステスト用ソケット。 - 【請求項３】 ソケットキャップの透明基板における給
電端子、被給電端子、メタライズ配線、及び受動素子を
透明基板上に形成した凹部に設けたことを特徴とする請
求項１又は２に記載の半導体チップバイアステスト用ソ
ケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258935A JPH0897261A (ja) | 1994-09-28 | 1994-09-28 | 半導体チップバイアステスト用ソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258935A JPH0897261A (ja) | 1994-09-28 | 1994-09-28 | 半導体チップバイアステスト用ソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897261A true JPH0897261A (ja) | 1996-04-12 |
Family
ID=17327093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6258935A Pending JPH0897261A (ja) | 1994-09-28 | 1994-09-28 | 半導体チップバイアステスト用ソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897261A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190589A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体試験用ソケット |
| WO2008157082A3 (en) * | 2007-06-15 | 2009-03-05 | Microsoft Corp | Enhanced packaging for pc security |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62257072A (ja) * | 1986-04-25 | 1987-11-09 | リライアビリテイ−・インコ−ポレ−テツド | バ−ンイン装置 |
| JPS6255887B2 (ja) * | 1981-07-23 | 1987-11-21 | Kao Corp | |
| JPS6367582A (ja) * | 1986-09-09 | 1988-03-26 | Toshiba Corp | Ｉｃソケツト |
| JPS63153480A (ja) * | 1986-12-17 | 1988-06-25 | Mitsubishi Electric Corp | 半導体測定用ソケツト |
| JPH03102848A (ja) * | 1989-09-18 | 1991-04-30 | Hitachi Ltd | 半導体装置のエージング方法 |
| JPH0675008A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 集積回路試験用治具 |
| JPH06232233A (ja) * | 1992-12-23 | 1994-08-19 | Honeywell Inc | 裸ダイの試験装置 |
-
1994
- 1994-09-28 JP JP6258935A patent/JPH0897261A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255887B2 (ja) * | 1981-07-23 | 1987-11-21 | Kao Corp | |
| JPS62257072A (ja) * | 1986-04-25 | 1987-11-09 | リライアビリテイ−・インコ−ポレ−テツド | バ−ンイン装置 |
| JPS6367582A (ja) * | 1986-09-09 | 1988-03-26 | Toshiba Corp | Ｉｃソケツト |
| JPS63153480A (ja) * | 1986-12-17 | 1988-06-25 | Mitsubishi Electric Corp | 半導体測定用ソケツト |
| JPH03102848A (ja) * | 1989-09-18 | 1991-04-30 | Hitachi Ltd | 半導体装置のエージング方法 |
| JPH0675008A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 集積回路試験用治具 |
| JPH06232233A (ja) * | 1992-12-23 | 1994-08-19 | Honeywell Inc | 裸ダイの試験装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190589A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体試験用ソケット |
| JP4657731B2 (ja) * | 2005-01-07 | 2011-03-23 | 富士通株式会社 | 半導体試験用ソケット |
| WO2008157082A3 (en) * | 2007-06-15 | 2009-03-05 | Microsoft Corp | Enhanced packaging for pc security |
| US8000108B2 (en) | 2007-06-15 | 2011-08-16 | Microsoft Corporation | Method and apparatus for enhanced packaging for PC security |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639027B2 (en) | Method of testing circuit elements on a semiconductor wafer | |
| US6049215A (en) | Bare die carrier | |
| US4899099A (en) | Flex dot wafer probe | |
| US6933524B2 (en) | Semiconductor component having test contacts | |
| US5844418A (en) | Carrier having interchangeable substrate used for testing of semiconductor dies | |
| US7161373B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
| US5929647A (en) | Method and apparatus for testing semiconductor dice | |
| US6255833B1 (en) | Method for testing semiconductor dice and chip scale packages | |
| JPH0226389B2 (ja) | ||
| KR100590639B1 (ko) | 반도체 장치의 제조 방법 | |
| US6946860B2 (en) | Modularized probe head | |
| US6639416B1 (en) | Method and apparatus for testing semiconductor dice | |
| KR19980086450A (ko) | 다이를 검사하기 위한 방법 및 장치 | |
| JPH0897261A (ja) | 半導体チップバイアステスト用ソケット | |
| KR102309675B1 (ko) | 필름 형태의 프로브카드 | |
| KR0135214B1 (ko) | 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus) | |
| JPH07113840A (ja) | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア | |
| US6937044B1 (en) | Bare die carrier | |
| JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
| JP2679684B2 (ja) | 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具 | |
| JP2533431Y2 (ja) | Ｉｃウエーハ試験用プローブ | |
| JPH09161926A (ja) | 半導体チップ用ソケット | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JP2631446B2 (ja) | Ｓｑｕｉｄ用キャリヤ | |
| JPH0875819A (ja) | パッケージに封入されていないダイのバーンイン検査のための再使用可能なキャリア |