KR19980044043A - 반도체 디바이스용 테스트 장치 - Google Patents
반도체 디바이스용 테스트 장치 Download PDFInfo
- Publication number
- KR19980044043A KR19980044043A KR1019960062057A KR19960062057A KR19980044043A KR 19980044043 A KR19980044043 A KR 19980044043A KR 1019960062057 A KR1019960062057 A KR 1019960062057A KR 19960062057 A KR19960062057 A KR 19960062057A KR 19980044043 A KR19980044043 A KR 19980044043A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- test
- tray
- semiconductor
- socket
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 디바이스에 대한 전기적 테스트 및 번인 테스트를 수행할 수 있는 테스트 장치에 있어서 반도체 디바이스의 이송 경로를 단축시킬 수 있는 테스트 장치에 관한 것이다. 이는, 반도체 디바이스를 테스트하기 위한 프로그램이 내장된 테스터와; 상기 테스터에 전기적으로 연결된 소켓을 구비한 테스트 헤드와; 테스트가 완료되지 않은 복수개의 반도체 디바이스가 적재되어 있는 복수개의 트레이와; 상기 트레이로부터 소켓에 반도체 디바이스를 공급하는 핸들러로 이루어져 있고, 테스트가 완료된 반도체 디바이스는 양품 또는 불량품으로 구분되어 상기 복수개의 트레이에 언로딩되는 반도체 디바이스용 테스트 장치에 의하여 달성된다. 따라서, 본 발명에 따르면, 반도체 디바이스에 대한 테스트가 완료된 후 양품 및 불량품으로 분류된 반도체 디바이스를 언로딩시키기 위한 트레이를 별도로 준비시킴이 없이 복수개의 반도체 디바이스가 적재된 트레이에 준비된 여분의 공간에 테스트 완료되고 분류된 반도체 디바이스를 언로딩시킴으로서 이송 수단의 이송 거리를 상대적으로 감축시키며 그 결과 반도체 디바이스에 대한 테스트 효율을 향상시킨다.
Description
본 발명은 반도체 디바이스에 대한 전기적 테스트 또는 번인 테스트를 수행하는 테스트 장치에 관한 것으로, 특히 이송 수단의 작동에 의하여 트레이에 적재된 반도체 디바이스를 소켓에 이송시키는 거리를 단축시킬 수 있는 반도체 디바이스용 테스트 장치에 관한 것이다.
일반적으로, 전자 장치가 경박 단소화되는 추세에 부응하기 위하여 VLSI 등과 같은 집적 회로 제조 공정 기술 및 디자인 기술의 현저한 발전으로 집적도가 증가되고 다기능화 및 고기능화된 반도체칩이 개발되었으며, 이러한 반도체칩을 외부 환경으로부터 보호하거나 또는 인쇄 배선 기판 등에 용이하게 실장시키기 위한 반도체 패키지 기술의 개발이 요구되었다. 한편, 전자 장치의 다기능화, 고출력화 및 고속화 추세에 부응하기 위하여 인쇄 배선 기판에 실장되는 반도체칩의 실장 밀도를 향상시키기 위한 기술이 요구되었으며, 이러한 요구를 만족시키기 위하여 반도체 패키지의 구조는 핀삽입형에서 표면 실장형으로 발전되었고 또한 패키지의 크기를 감소시키기 위한 요구를 만족시킬 수 있도록 칩 스케일 패키지(CSP) 또는 노운 굳 다이가 제조되었다.
여기에서, DIP(dual-inline package), SIP 및 PGA 등과 같은 핀삽입형 패키지는 반도체칩의 집적도 증가에 따른 핀수의 증가로 인하여 그의 크기가 증가되고, 수십개의 입/출력 단자에 대한 취급이 어렵거나 또는 많은 수의 핀홀을 기판에 형성시켜야 하는 등과 같은 문제점을 야기시킨다. 따라서, 이러한 문제점을 해소시킬 수 있을 뿐만 아니라 전자 장치의 고속화, 다기능화 및 고밀도 실장화 요구를 만족시키기 위하여 SOJ, SOP, TSOP, PLCC 및 QFP 등과 같은 다양한 구조의 표면 실장형 패키지가 개발되었다.
이러한 반도체 패키지는 그의 전기적 신뢰성을 확인하기 위해 전기적 테스트 및/또는 번인 테스트를 받게 된다. 전기적 테스트에 의해서 반도체칩의 모든 입ㆍ출력 단자를 테스트 신호 발생 회로에 연결하여 정상적인 동작 및 단선 여부를 평가하게 된다. 번인 테스트에 의해서 테스트 신호 발생 회로와 연결된 입ㆍ출력 단자에 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체칩의 수명 및 결함 발생 여부를 점검하게 된다. 이러한 테스트를 수행함으로서 디바이스의 출하전에 미리 결함을 검출하여 제거시킴으로서 제품의 신뢰성을 보장하게 된다.
도 1을 참조하면, 상기된 바와 같이 반도체 디바이스에 대한 전기적 테스트 및/또는 번인 테스트를 수행하는 테스트 장치는 테스트용 프로그램이 내장되어 있는 테스터(120)와, 반도체 디바이스를 공급하는 이송 수단이 설치된 핸들러(110)로 이루어져 있고, 상기 핸들러(110)에는 상기 테스터(120)에 전기적으로 연결되고 반도체 디바이스가 장착되는 소켓(121a)을 구비한 테스트 헤드(121)가 설치되어 있다.
또한, 상기 핸들러(110)에는 복수개의 반도체 디바이스가 적재된 제1트레이(111)와 상기 테스트 헤드(121)에 장착되어 테스트가 완료된 후 양품 및 불량품으로 분류된 반도체 디바이스가 적재되는 제2트레이(112) 및 제3트레이(113)가 장착된다.
따라서, 반도체 디바이스를 테스트하기 위하여, 먼저 제1트레이(111)에 적재되어 있는 반도체 디바이스를 도시되어 있지 않은 이송 수단의 작동에 의하여 화살표(①)의 방향을 따라 상기 제1트레이(111)로부터 상기 테스트 헤드(121)의 소켓(121a)으로 이송하여 로딩시킨다.
그리고, 상기 테스터(120)에 내장된 프로그램이 가동되어 상기 반도체 디바이스에 대한 전기적 특성을 테스트하게 된다. 테스트가 완료된 반도체 디바이스는 그의 전기적 특성 결과에 따라서 양품 및 불량품으로 분리된 후 상기 이송 수단의 작동에 의하여 화살표(②) 또는 화살표(②`)방향을 따라서 상기 소켓(121a)으로부터 상기 제2트레이(112) 또는 제3트레이(113)로 언로딩된다(가상선으로 도시된 반도체 디바이스(A 또는 B) 참조).
한편, 테스트가 완료된 반도체 디바이스가 언로딩된 후 새로운 반도체 디바이스를 테스트하기 위하여 상기 이송 수단은 화살표(③) 방향을 따라 이동된다. 그리고, 새로운 반도체 디바이스는 픽업된 후 화살표(①) 방향을 따라서 상기 소켓(121a)으로 이송된다.
그러나, 상기된 바와 같이, 복수개의 반도체 디바이스가 적재되어 있는 제1트레이가 핸들러에 장착된 상태에서, 상기 제1트레이로부터 상기 소켓으로 반도체 디바이스를 이송시키고 또한 테스트가 완료된 후 양품 또는 불량품으로 분류된 반도체 디바이스를 제2트레이 또는 제3트레이로 이송시키기 위하여 이송 수단이 움직이는 동안에 테스트 장치의 작동이 중지된다. 즉, 상기 이송 수단의 이송 거리가 증가되므로서 테스트 시간이 상대적으로 증대되고 그 결과 테스트 효율이 저하되는 문제점을 발생시킨다.
상기된 문제점을 해소시키기 위한 일실시예에 따르면, 본 발명의 기술적 과제는 반도체 디바이스를 트레이로부터 소켓으로 이송시키는 이송 수단의 이송 거리를 상대적으로 감축시킴으로서 반도체 디바이스를 테스트하기 위하여 소요되는 시간을 단축시키고 그 결과 테스트 장치의 테스트 효율을 향상시킬 수 있도록 개선된 테스트 장치를 제공하는 데 있다.
도 1은 일반적인 반도체 디바이스용 테스트 장치를 개략적으로 도시한 구성도.
도 2는 본 발명에 따른 디바이스용 테스트 장치를 개략적으로 도시한 구성도.
도면의 주요 부분에 대한 부호 설명
210. 핸들러211. 제1트레이
212. 제2트레이220. 테스터
221. 테스트 헤드
상기된 기술적 과제를 달성하기 위한 실시예에 따르면, 본 발명은 반도체 디바이스를 테스트하기 위한 프로그램이 내장된 테스터와; 상기 테스터에 전기적으로 연결된 소켓을 구비한 테스트 헤드와; 테스트가 완료되지 않은 복수개의 반도체 디바이스가 적재되어 있는 복수개의 트레이와, 상기 트레이로부터 소켓에 반도체 디바이스를 공급하는 핸들러로 이루어져 있고, 테스트가 완료된 반도체 디바이스는 양품 또는 불량품으로 구분되어 상기 복수개의 트레이에 언로딩되는 것을 특징으로 하는 반도체 디바이스용 테스트 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 테스트 장치를 개략적으로 도시한 구성도이다.
본 발명의 실시예에 따른 반도체 디바이스용 테스트 장치는 반도체 디바이스를 테스트하기 위한 프로그램이 내장된 테스터(220)와; 상기 테스터(220)에 전기적으로 연결된 소켓(221a)을 구비한 테스트 헤드(221)와; 테스트가 완료되지 않은 복수개의 반도체 디바이스가 적재되어 있는 복수개의 트레이(211,212)와, 상기 하나의 트레이로부터 상기 소켓(221a)에 반도체 디바이스를 공급하는 핸들러(210)로 이루어져 있고, 테스트가 완료된 반도체 디바이스는 양품 또는 불량품으로 구분되어 상기 복수개의 트레이에 언로딩된다.
여기에서, 상기 핸들러(210)에는 반도체 디바이스를 상기 복수개의 트레이로부터 상기 소켓(221a)으로 이송시키거나 또는 그의 반대 방향으로 이송시키기 위한 이송 수단(도시되어 있지 않음)이 설치되어 있다. 또한, 복수개의 반도체 디바이스가 적재된 트레이는 도시되어 있지 않은 이송 라인을 따라서 상기 핸들러(210)로 이송되어 장착된다.
상기 이송 수단의 작동에 의하여 상기 핸들러(210)에 장착된 복수개의 트레이중 제1트레이(211)로부터 반도체 디바이스(10)가 이송 경로를 따라 상기 소켓(221a)으로 이송된다. 상기 테스터(220)에 내장된 프로그램의 가동에 의하여 반도체 디바이스에 대한 테스트를 완료한다.
테스트가 완료된 반도체 디바이스는 양품 또는 불량품으로 분류된다. 이러한 반도체 디바이스는 상기 이송 수단의 작동에 의하여 가상선으로 표시된 이송 경로 또는 일점쇄선으로 표시된 이송 경로를 따라 상기 복수개의 트레이중 하나의 트레이로 이송되고 언로딩된다.
즉, 본 발명에 대한 설명을 명확하게 기술하기 위하여 복수개의 반도체 디바이스(10)가 적재된 제1트레이(211)는 양품의 반도체 디바이스(21)가 언로딩되고 이와는 반대로 복수개의 반도체 디바이스(11)가 적재된 제2트레이(212)는 불량품의 반도체 디바이스(22)가 언로딩된다. 그리고, 도면상에 양품 또는 불량품의 반도체 디바이스(21 또는 22)는 가상선으로 도시되어 있다.
따라서, 테스트가 완료되어 양품으로 판정된 반도체 디바이스(21)는 상기 이송 수단의 작동에 의하여 일점쇄선으로 표시된 이송 경로를 따라서 상기 소켓(221a)으로부터 상기 제1트레이(211)로 이송된 후 언로딩된다(가상선으로 도시된 반도체 디바이스(21) 참조). 이 후에, 상기 이송 수단은 일점쇄선으로 표시된 이송 경로를 따라 이동하면서 상기 제1트레이(211)로부터 새로운 반도체 디바이스(10)를 픽업하고 또한 픽업된 반도체 디바이스(10)를 상기 소켓(221a)으로 이송시키고 장착시킨다.
새로운 반도체 디바이스(21)가 테스트 결과 불량품으로 판정되면, 이러한 반도체 디바이스는 상기 이송 수단의 작동에 의하여 가성선으로 표시된 이송 경로를 따라서 상기 소켓(221a)으로부터 상기 제2트레이(212)로 이송된 후 언로딩된다(가상선으로 도시된 반도체 디바이스(22) 참조). 그리고, 상기 이송 수단은 일점쇄선으로 표시된 이송 경로를 따라서 상기 제2트레이(212)로부터 새로운 반도체 디바이스(11)를 픽업하고 픽업된 반도체 디바이스(11)를 상기 소켓(221a)으로 이송하여 장착시킨다.
상기된 바와 같은 테스트 작업 및 이송 작업이 반복적으로 수행된 결과 테스트가 완료된 반도체 디바이스에 의하여 완전 적재된 트레이는 새로운 트레이로 교체된다. 그리고, 새로운 트레이는 상기 테스트가 완료된 반도체 디바이스가 적재될 수 있는 여분의 적재 공간을 구비한다. 또한, 도면상에는 2개의 트레이가 도시되어 있지만, 핸들러에 장착되는 트레이는 2개 이상으로 구성될 수 있다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 첨부된 청구 범위에 기재된 본 발명의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 반도체 디바이스에 대한 테스트가 완료된 후 양품 및 불량품으로 분류된 반도체 디바이스를 언로딩시키기 위한 트레이를 별도로 준비시킴이 없이 복수개의 반도체 디바이스가 적재된 트레이에 준비된 여분의 공간에 테스트 완료되고 분류된 반도체 디바이스를 언로딩시킴으로서 이송 수단의 이송 거리를 상대적으로 감축시키며 그 결과 반도체 디바이스에 대한 테스트 효율을 향상시킨다.
Claims (2)
- 반도체 디바이스를 테스트하기 위한 프로그램이 내장된 테스터와;상기 테스터에 전기적으로 연결된 소켓을 구비한 테스트 헤드와;테스트가 완료되지 않은 복수개의 반도체 디바이스가 적재되어 있는 복수개의 트레이와;상기 트레이로부터 소켓에 반도체 디바이스를 공급하는 핸들러로 이루어져 있고,테스트가 완료된 반도체 디바이스는 양품 또는 불량품으로 구분되어 상기 복수개의 트레이에 언로딩되는 것을 특징으로 하는 반도체 디바이스용 테스트 장치.
- 제1항에 있어서, 상기 복수개의 트레이는 테스트가 완료되고 양품 또는 불량품으로 판정된 반도체 디바이스가 언로딩되는 여분의 적재 공간을 구비한 것을 특징으로 하는 반도체 디바이스용 테스트 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062057A KR19980044043A (ko) | 1996-12-05 | 1996-12-05 | 반도체 디바이스용 테스트 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062057A KR19980044043A (ko) | 1996-12-05 | 1996-12-05 | 반도체 디바이스용 테스트 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980044043A true KR19980044043A (ko) | 1998-09-05 |
Family
ID=66475116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062057A KR19980044043A (ko) | 1996-12-05 | 1996-12-05 | 반도체 디바이스용 테스트 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980044043A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567224B1 (ko) * | 1999-02-22 | 2006-04-04 | 삼성전자주식회사 | 반도체 제품 테스트 설비 |
-
1996
- 1996-12-05 KR KR1019960062057A patent/KR19980044043A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567224B1 (ko) * | 1999-02-22 | 2006-04-04 | 삼성전자주식회사 | 반도체 제품 테스트 설비 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045980B2 (ja) | アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 | |
| US7915903B2 (en) | Batch-test method using a chip tray | |
| CN101231322B (zh) | 集成电路开路/短路的测试连接方法 | |
| US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
| US6287878B1 (en) | Method of fabricating chip scale package | |
| WO1999054932A1 (en) | Leadless array package | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| US6121063A (en) | Method of testing a ball grid array IC | |
| US6323666B1 (en) | Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler | |
| KR19980044043A (ko) | 반도체 디바이스용 테스트 장치 | |
| US7662647B2 (en) | Method for manufacturing semiconductor device | |
| KR19980043645A (ko) | 반도체 디바이스용 테스트 장치 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH07106038A (ja) | 半導体集積回路パッケージ用テスト装置 | |
| JP4022698B2 (ja) | 検査回路基板 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| US8044498B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
| US20040196061A1 (en) | Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device | |
| CN100460867C (zh) | 塑料有引线芯片载体封装器件的封装材料可靠性检测方法 | |
| KR100193135B1 (ko) | 웨이퍼 레벨 번인 테스트 방법 | |
| KR100868452B1 (ko) | 유니버셜 패키지 테스트 보드 어셈블리 | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JP2004219144A (ja) | 半導体装置の製造方法 | |
| US20050098778A1 (en) | Burn-in test adapter and burn-in test apparatus | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |