JPH07106038A - 半導体集積回路パッケージ用テスト装置 - Google Patents
半導体集積回路パッケージ用テスト装置Info
- Publication number
- JPH07106038A JPH07106038A JP6208685A JP20868594A JPH07106038A JP H07106038 A JPH07106038 A JP H07106038A JP 6208685 A JP6208685 A JP 6208685A JP 20868594 A JP20868594 A JP 20868594A JP H07106038 A JPH07106038 A JP H07106038A
- Authority
- JP
- Japan
- Prior art keywords
- board
- integrated circuit
- semiconductor integrated
- test
- socket board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体ＩＣパッケージのテストの時に生ずる
外部リードの損傷を除去するための表面接触形半導体Ｉ
Ｃパッケージ用テスト装置を提供する。 【構成】 パッケージ化された半導体集積回路４８の電
気的なテストを行うために、ロードボード３１とロード
ボード上に配置された遂行ボード３２と遂行ボード上に
固定配置されたテストソケットボード３５とを含む半導
体集積回路用テスト装置において、テストソケットボー
ドが接続手段４２，５２を通じて上部ソケットボード３
４と及び下部ソケットボード３３とに分離可能に構成さ
れるとともに前記半導体ＩＣパッケージを挿入すること
なくテストできる表面接触部とから構成される。
外部リードの損傷を除去するための表面接触形半導体Ｉ
Ｃパッケージ用テスト装置を提供する。 【構成】 パッケージ化された半導体集積回路４８の電
気的なテストを行うために、ロードボード３１とロード
ボード上に配置された遂行ボード３２と遂行ボード上に
固定配置されたテストソケットボード３５とを含む半導
体集積回路用テスト装置において、テストソケットボー
ドが接続手段４２，５２を通じて上部ソケットボード３
４と及び下部ソケットボード３３とに分離可能に構成さ
れるとともに前記半導体ＩＣパッケージを挿入すること
なくテストできる表面接触部とから構成される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路（In
tegrated Circuit；以下ＩＣという）パッケージ用のテ
スト装置に関し、特に、ソケットボードに挿入されるテ
ストソケットをなくすことにより、ソケットボードに半
導体パッケージの外部リードを挿入することなく直接電
気的接触を可能にするとともにソケットボードを分離す
ることができる半導体ＩＣパッケージ用のテスト装置に
関する。
tegrated Circuit；以下ＩＣという）パッケージ用のテ
スト装置に関し、特に、ソケットボードに挿入されるテ
ストソケットをなくすことにより、ソケットボードに半
導体パッケージの外部リードを挿入することなく直接電
気的接触を可能にするとともにソケットボードを分離す
ることができる半導体ＩＣパッケージ用のテスト装置に
関する。
【０００２】
【従来の技術】一般に、半導体ＩＣは、パッケージ化さ
れた状態で製品の信頼性を確認するために各種のテスト
を実施する。前記テストは、半導体ＩＣパッケージのす
べての入出力端子をテスト信号発生回路と連結して正常
に動作するかどうかをテストする電気特性テストや、正
常の動作条件より高温、高電圧でストレスを加えて半導
体チップの寿命及び欠陥の発生をチェックするバーンイ
ンテスト等がある。
れた状態で製品の信頼性を確認するために各種のテスト
を実施する。前記テストは、半導体ＩＣパッケージのす
べての入出力端子をテスト信号発生回路と連結して正常
に動作するかどうかをテストする電気特性テストや、正
常の動作条件より高温、高電圧でストレスを加えて半導
体チップの寿命及び欠陥の発生をチェックするバーンイ
ンテスト等がある。
【０００３】特に、ＩＣパッケージのテストは、迅速か
つ精密度になされることが要求されるので、その要求を
充足させるために多様なテスト方法が提案されてきた。
なお、多様なテスト方法は半導体ＩＣパッケージのパッ
ケージ形態により変わるが、たとえば、ＴＳＯＰ（Thin
Small Out-Line Package ）または、ＱＦＰ（Quad Fla
t Package ）タイプの場合にはソケット内部にソケット
ピンを形成しておいて半導体ＩＣの外部リードがソケッ
トピンを加圧するようにして電気的に接続するようにな
っている。
つ精密度になされることが要求されるので、その要求を
充足させるために多様なテスト方法が提案されてきた。
なお、多様なテスト方法は半導体ＩＣパッケージのパッ
ケージ形態により変わるが、たとえば、ＴＳＯＰ（Thin
Small Out-Line Package ）または、ＱＦＰ（Quad Fla
t Package ）タイプの場合にはソケット内部にソケット
ピンを形成しておいて半導体ＩＣの外部リードがソケッ
トピンを加圧するようにして電気的に接続するようにな
っている。
【０００４】また、図６及び図７に示されたＳＯＪ（Sm
all Out-Line J-Bend Package ）タイプまたはＰＬＣＣ
（Plastic Leaded Chip Carrier ）タイプの従来のテス
ト方法の場合には、ロードボード１に設置した遂行ボー
ド２においてソケットボード３にソケットボディ部４が
取り付けられている。図７に示されたように、各ソケッ
トボディ部４にソケット陥没部５が形成されており、そ
の陥没部５の左右側に弾性的なソケットピン６が装着さ
れている。この陥没部５に外部リード８を有する半導体
ＩＣパッケージ７がデッドタイプ（Dead Type ：半導体
ＩＣパッケージの挿入形態においてリードが上に向いた
まま挿入される形態を言う）で挿入されてテストが行わ
れる。
all Out-Line J-Bend Package ）タイプまたはＰＬＣＣ
（Plastic Leaded Chip Carrier ）タイプの従来のテス
ト方法の場合には、ロードボード１に設置した遂行ボー
ド２においてソケットボード３にソケットボディ部４が
取り付けられている。図７に示されたように、各ソケッ
トボディ部４にソケット陥没部５が形成されており、そ
の陥没部５の左右側に弾性的なソケットピン６が装着さ
れている。この陥没部５に外部リード８を有する半導体
ＩＣパッケージ７がデッドタイプ（Dead Type ：半導体
ＩＣパッケージの挿入形態においてリードが上に向いた
まま挿入される形態を言う）で挿入されてテストが行わ
れる。
【０００５】このように弾性的なソケットピンと半導体
ＩＣパッケージの外部リードとを接触される従来の方法
によれば、たとえば、弾性力の過多または不足による電
気的接触不良、反復テストによるソケットピンの損傷、
テストに多くの時間を要するなどといった問題点があっ
た。
ＩＣパッケージの外部リードとを接触される従来の方法
によれば、たとえば、弾性力の過多または不足による電
気的接触不良、反復テストによるソケットピンの損傷、
テストに多くの時間を要するなどといった問題点があっ
た。
【０００６】特に、ＴＳＯＰまたはＱＦＰタイプの場合
には、ソケットピンの弾性力不足に起因する電気的な接
触不良が頻繁に生ずるので、半導体ＩＣパッケージのテ
ストの信頼性に深刻な影響を及ぼしていた。
には、ソケットピンの弾性力不足に起因する電気的な接
触不良が頻繁に生ずるので、半導体ＩＣパッケージのテ
ストの信頼性に深刻な影響を及ぼしていた。
【０００７】また、前記のテスト方法は、最近のマルチ
ピン、微細ピッチ半導体ＩＣパッケージなどのような高
精密度の構造にはテストの精度が落ちるという問題点も
あった。
ピン、微細ピッチ半導体ＩＣパッケージなどのような高
精密度の構造にはテストの精度が落ちるという問題点も
あった。
【０００８】そこで、このような問題点を解決するため
の努力がなされており、米国特許第４，７４７，７８４
号明細書には、表面搭載形の半導体ＩＣテスト方法の一
例が開示されている。この方法によれば、ソケットピン
と半導体ＩＣパッケージの外部リード間の接触の時に発
生する外部リードの損傷、ソケットピンの頻繁な交換と
いう問題は解消したが、そのテストを行うために半導体
ＩＣパッケージの外部リードを円形状態にしなければな
らないので、外部リードの材質を曲げ易いものとしなけ
ればならず、またテスト後のトリム工程のときに一直線
に再び伸ばす工程が追加されるなどといった多数の問題
点がある。
の努力がなされており、米国特許第４，７４７，７８４
号明細書には、表面搭載形の半導体ＩＣテスト方法の一
例が開示されている。この方法によれば、ソケットピン
と半導体ＩＣパッケージの外部リード間の接触の時に発
生する外部リードの損傷、ソケットピンの頻繁な交換と
いう問題は解消したが、そのテストを行うために半導体
ＩＣパッケージの外部リードを円形状態にしなければな
らないので、外部リードの材質を曲げ易いものとしなけ
ればならず、またテスト後のトリム工程のときに一直線
に再び伸ばす工程が追加されるなどといった多数の問題
点がある。
【０００９】さらに、前記米国特許は、テスト装置の全
体構造に対して提案されたものであって、既存のテスト
装置にそのまま適用することはできず、その構造面にお
いても複雑であった。
体構造に対して提案されたものであって、既存のテスト
装置にそのまま適用することはできず、その構造面にお
いても複雑であった。
【００１０】
【発明が解決しようとする課題】従って、この発明の目
的は、半導体ＩＣパッケージのテストのときに生ずる外
部リードの損傷を除去することができる表面接触形半導
体ＩＣパッケージ用テスト装置を提供することにある。
的は、半導体ＩＣパッケージのテストのときに生ずる外
部リードの損傷を除去することができる表面接触形半導
体ＩＣパッケージ用テスト装置を提供することにある。
【００１１】この発明の他の目的は、マルチピン、微細
ピッチ半導体パッケージにも迅速かつ正確なテストが可
能な半導体ＩＣパッケージ用のテスト装置を提供するこ
とにある。
ピッチ半導体パッケージにも迅速かつ正確なテストが可
能な半導体ＩＣパッケージ用のテスト装置を提供するこ
とにある。
【００１２】この発明のさらに他の目的は、ソケットボ
ードの一部を分離可能に構成することにより、いろいろ
のタイプの半導体ＩＣパッケージをテストすることがで
きるテスト装置を提供することにある。
ードの一部を分離可能に構成することにより、いろいろ
のタイプの半導体ＩＣパッケージをテストすることがで
きるテスト装置を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、この発明は、パッケージ化された半導体集積回路の
電気的なテストを行うために、ロードボードと前記ロー
ドボード上に配置された遂行ボードと前記遂行ボード上
に固定配置されたテストソケットボードとを含む半導体
集積回路用テスト装置において、前記ソケットボードが
接続手段を通じて上部ソケットボードと下部ソケットボ
ードに分離可能に構成されるとともに前記半導体ＩＣパ
ッケージをソケットに挿入することなくテストできるよ
うに表面接触部とから構成される。
に、この発明は、パッケージ化された半導体集積回路の
電気的なテストを行うために、ロードボードと前記ロー
ドボード上に配置された遂行ボードと前記遂行ボード上
に固定配置されたテストソケットボードとを含む半導体
集積回路用テスト装置において、前記ソケットボードが
接続手段を通じて上部ソケットボードと下部ソケットボ
ードに分離可能に構成されるとともに前記半導体ＩＣパ
ッケージをソケットに挿入することなくテストできるよ
うに表面接触部とから構成される。
【００１４】
【実施例】以下、添付の図面を参照してこの発明による
半導体集積回路のパッケージ用テスト装置の好ましい実
施例を詳細に説明する。
半導体集積回路のパッケージ用テスト装置の好ましい実
施例を詳細に説明する。
【００１５】図１は、この発明による半導体ＩＣパッケ
ージ用のテスト装置を概略的に示す図面である。図１に
示すように、ロードボード３１上に遂行ボード３２が搭
載されており、前記遂行ボード３２上に上部ソケットボ
ード３４と下部ソケットボード３３とを有する複数のソ
ケットボード３５が搭載されている。
ージ用のテスト装置を概略的に示す図面である。図１に
示すように、ロードボード３１上に遂行ボード３２が搭
載されており、前記遂行ボード３２上に上部ソケットボ
ード３４と下部ソケットボード３３とを有する複数のソ
ケットボード３５が搭載されている。
【００１６】図２は、図１に示されたソケットボード３
５のII−II線断面図である。図２に示すように、ソケッ
トボード３５は上部ソケットボード３４と下部ソケット
ボード３３とからなる。上部ソケットボード３４は、プ
リント回路基板（ＰＣＢ）４１の複数の層からなってい
る。上部ソケットボード３４の表面部には、図２に示す
ように、テスト用の半導体ＩＣを定着させるための緩衝
及び接触部材３６が大量にテストできるようにマトリク
スアレイの形態で配置されている。
５のII−II線断面図である。図２に示すように、ソケッ
トボード３５は上部ソケットボード３４と下部ソケット
ボード３３とからなる。上部ソケットボード３４は、プ
リント回路基板（ＰＣＢ）４１の複数の層からなってい
る。上部ソケットボード３４の表面部には、図２に示す
ように、テスト用の半導体ＩＣを定着させるための緩衝
及び接触部材３６が大量にテストできるようにマトリク
スアレイの形態で配置されている。
【００１７】上部ソケットボード３４の底面部には、下
部ソケットボード３３と結合されて電気的に接続するた
めに、連結突出部４２（図４）が形成されている。
部ソケットボード３３と結合されて電気的に接続するた
めに、連結突出部４２（図４）が形成されている。
【００１８】また、図５に示すように、上部ソケットボ
ード３４と接触する下部ソケットボード３３の上面部に
は前記連結突出部４２と結合するＶ字形状の溝４６が形
成されており、図１のロードボード３１へ通じる貫通部
材５２が下部ソケットボード３３を貫通して形成されて
いる。貫通部材５２は、前記の上部ソケットボード３４
上に形成された半導体ＩＣパッケージの外部リード用接
触端子４７と電気的に接続されたプリント回路基板４１
のマルチ層の回路配線を通じて電気的に接続される。
ード３４と接触する下部ソケットボード３３の上面部に
は前記連結突出部４２と結合するＶ字形状の溝４６が形
成されており、図１のロードボード３１へ通じる貫通部
材５２が下部ソケットボード３３を貫通して形成されて
いる。貫通部材５２は、前記の上部ソケットボード３４
上に形成された半導体ＩＣパッケージの外部リード用接
触端子４７と電気的に接続されたプリント回路基板４１
のマルチ層の回路配線を通じて電気的に接続される。
【００１９】次に、図３〜図５を参照して、上部ソケッ
トボード３４と下部ソケットボード３３及びその連結状
態を詳細に説明する。
トボード３４と下部ソケットボード３３及びその連結状
態を詳細に説明する。
【００２０】上部ソケットボード３４の表面部には、テ
スト用の半導体パッケージ４８が載せられたとき、半導
体パッケージ４８の外部リード５Ｏと瞬間的に電気的に
接触するように接触端子４７が形成されており、また、
電気的な接触のときに半導体ＩＣパッケージ４８とプリ
ント回路基板４１の上部表面部との間を緩衝する役割と
テストの時に半導体ＩＣパッケージ４８の揺動を防止す
る役割を果たすゴム製の緩衝部材４９が装着されてい
る。
スト用の半導体パッケージ４８が載せられたとき、半導
体パッケージ４８の外部リード５Ｏと瞬間的に電気的に
接触するように接触端子４７が形成されており、また、
電気的な接触のときに半導体ＩＣパッケージ４８とプリ
ント回路基板４１の上部表面部との間を緩衝する役割と
テストの時に半導体ＩＣパッケージ４８の揺動を防止す
る役割を果たすゴム製の緩衝部材４９が装着されてい
る。
【００２１】なお、半導体ＩＣパッケージ４８の外部リ
ード５０は、接触端子４７と電気的接触が容易となるよ
うに上部ソケットボード３４に形成された接触端子４７
の表面部と平行に外側方向へ曲がっている。
ード５０は、接触端子４７と電気的接触が容易となるよ
うに上部ソケットボード３４に形成された接触端子４７
の表面部と平行に外側方向へ曲がっている。
【００２２】接触端子４７と電気的に接続されたプリン
ト回路基板４１内の回路配線は、上部ソケットボード３
４の底面部に形成された連結突出部４２に接続される。
上部ソケットボード３４に形成された連結突出部４２
は、図５に示すように、下部ソケットボード３３の表面
を覆うゴム層からなる緩衝部材５１を貫通して設けらた
Ｖ字形状の連結溝４６を有する貫通部材５２に接続され
る。さらに、貫通部材５２は配線５３を通じて図１に示
す遂行ボード３２及びロードボード３１に電気的に接続
される。
ト回路基板４１内の回路配線は、上部ソケットボード３
４の底面部に形成された連結突出部４２に接続される。
上部ソケットボード３４に形成された連結突出部４２
は、図５に示すように、下部ソケットボード３３の表面
を覆うゴム層からなる緩衝部材５１を貫通して設けらた
Ｖ字形状の連結溝４６を有する貫通部材５２に接続され
る。さらに、貫通部材５２は配線５３を通じて図１に示
す遂行ボード３２及びロードボード３１に電気的に接続
される。
【００２３】また、上部ソケットボード３４は、図４に
示すように、下部層へ行くほどプリント回路基板４１の
間隔が大きくなるマルチ層構造となっているので、多ピ
ン化及び微細ピッチパッケージのテストの時にも配線の
接続が非常に容易で、従来頻繁に生じていた微細ピッチ
パッケージをテストする場合、ソケットピンを微細ピン
でしなければならないという不便は除去された。
示すように、下部層へ行くほどプリント回路基板４１の
間隔が大きくなるマルチ層構造となっているので、多ピ
ン化及び微細ピッチパッケージのテストの時にも配線の
接続が非常に容易で、従来頻繁に生じていた微細ピッチ
パッケージをテストする場合、ソケットピンを微細ピン
でしなければならないという不便は除去された。
【００２４】また、上部ソケットボード３４と下部ソケ
ットボード３３が分離可能となっているので、パッケー
ジタイプを変更する時にも容易に対処することができ、
一つのロードボード、遂行ボード及びソケットボードの
下部ソケットボードを用いて上部ソケットボードだけを
交換することにより、いろいろの類型のパッケージをテ
ストすることができる。
ットボード３３が分離可能となっているので、パッケー
ジタイプを変更する時にも容易に対処することができ、
一つのロードボード、遂行ボード及びソケットボードの
下部ソケットボードを用いて上部ソケットボードだけを
交換することにより、いろいろの類型のパッケージをテ
ストすることができる。
【００２５】
【発明の効果】以上のようにこの発明による半導体ＩＣ
パッケージ用のテスト装置は構成されているので、下記
のような効果を奏する。
パッケージ用のテスト装置は構成されているので、下記
のような効果を奏する。
【００２６】まず、テスト工程により生ずる半導体ＩＣ
パッケージの外部リードの損傷を防ぐことができる。ま
た、半導体ＩＣパッケージの多ピン化、微細ピッチ化に
も効率的に対応することができる。さらに、繰り返され
るテストにもテストソケットを交換する必要がないの
で、原価を節減することができる。さらに、上部ソケッ
トボードと下部ソケットボードが分離可能となっている
ので、いろいろのタイプの半導体ＩＣパッケージをテス
トできる多用途のパッケージテスト装置として使用する
ことができる。さらに、上部ソケットのみを交換すれば
よいので、半導体ＩＣパッケージテスト装置の管理面で
も非常に容易となる。
パッケージの外部リードの損傷を防ぐことができる。ま
た、半導体ＩＣパッケージの多ピン化、微細ピッチ化に
も効率的に対応することができる。さらに、繰り返され
るテストにもテストソケットを交換する必要がないの
で、原価を節減することができる。さらに、上部ソケッ
トボードと下部ソケットボードが分離可能となっている
ので、いろいろのタイプの半導体ＩＣパッケージをテス
トできる多用途のパッケージテスト装置として使用する
ことができる。さらに、上部ソケットのみを交換すれば
よいので、半導体ＩＣパッケージテスト装置の管理面で
も非常に容易となる。
【図１】この発明による半導体集積回路のパッケージ用
テスト装置を概略的に示す斜視図である。
テスト装置を概略的に示す斜視図である。
【図２】図１におけるＩＩ−ＩＩ線断面図である。
【図３】この発明による上部ソケットボードと接続され
る接続部を有する下部ソケットボードの一部切開斜視図
である。
る接続部を有する下部ソケットボードの一部切開斜視図
である。
【図４】この発明による上部ソケットボードの断面図で
ある。
ある。
【図５】図３に示された接続部のＶ−Ｖ線断面図による
一つの接続部の拡大断面図である。
一つの接続部の拡大断面図である。
【図６】従来の半導体集積回路パッケージ用のテスト装
置を概略的に示す斜視図である。
置を概略的に示す斜視図である。
【図７】従来の半導体集積回路パッケージ用のテスト装
置によるテスト方法を示す図面である。
置によるテスト方法を示す図面である。
３１ ロードボード ３２ 遂行ボード ３３ 下部ソケットボード ３４ 上部ソケットボード ３５ ソケットボード ３６ 緩衝及び接触部材 ４１ プリント回路基板 ４２ 連結突出部 ４６ 溝 ４７ 接触端子 ４８ 半導体集積回路パッケージ ４９ 緩衝部材 ５０ 外部リード ５１ 緩衝部材 ５２ 貫通部材 ５３ 配線
Claims (7)
- 【請求項１】 パッケージ化された半導体集積回路の電
気的テストを行うために、ロードボードと前記ロードボ
ード上に配置された遂行ボードと前記遂行ボード上に固
定配置されたテストソケットボードとを含む半導体集積
回路パッケージ用テスト装置において、 前記ソケットボードが接続手段を通じて上部ソケットボ
ードと下部ソケットボードとに分離可能に構成されると
ともに前記半導体集積回路パッケージをソケットに挿入
することなくテストできる表面接触部とから構成された
ことを特徴とする半導体集積回路パッケージ用テスト装
置。 - 【請求項２】 前記上部ソケットボードは、半導体パッ
ケージの多ピン化、微細ピッチ化に対応できるように、
マルチ層のプリント回路基板を含むことを特徴とする請
求項１記載の半導体集積回路パッケージ用テスト装置。 - 【請求項３】 前記上部ソケットボードの表面部に半導
体集積回路パッケージの外部リードと電気的接触が可能
な接触端子を形成したことを特徴とする請求項１記載の
半導体集積回路パッケージ用テスト装置。 - 【請求項４】 前記上部ソケットボードは、半導体集積
回路のテストのときに半導体パッケージボディ部とプリ
ント回路基板の上部表面部との衝撃を緩和させるととも
に前記半導体パッケージボディ部の揺動を防ぐ緩衝部材
を含むことを特徴とする請求項１記載の半導体集積回路
パッケージ用テスト装置。 - 【請求項５】 前記上部ソケットボードは、その下部に
接続用の突出部が形成されていることを特徴とする請求
項１記載の半導体集積回路パッケージ用テスト装置。 - 【請求項６】 前記下部ソケットボードには、上部のソ
ケットボードと接続できるようにＶ字形状の溝を有する
貫通部材が装着されたことを特徴とする請求項１記載の
半導体集積回路パッケージ用テスト装置。 - 【請求項７】 前記下部ソケットボードの表面部には上
部ソケットボードとの接触の時に緩衝の役割を果たすゴ
ム層が形成されていることを特徴とする請求項１記載の
半導体集積回路パッケージ用テスト装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-19260 | 1993-09-22 | ||
| KR1019930019260A KR970007971B1 (ko) | 1993-09-22 | 1993-09-22 | 반도체 집적회로 패키지용 테스트 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106038A true JPH07106038A (ja) | 1995-04-21 |
Family
ID=19364216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6208685A Pending JPH07106038A (ja) | 1993-09-22 | 1994-09-01 | 半導体集積回路パッケージ用テスト装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH07106038A (ja) |
| KR (1) | KR970007971B1 (ja) |
| DE (1) | DE4433906A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180271B2 (en) | 2004-04-23 | 2007-02-20 | Denso Corporation | Vehicle generator regulating apparatus |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19604781C2 (de) * | 1996-02-09 | 1998-07-16 | Mci Computer Gmbh | Träger zum Aufnehmen und Haltern eines Testsockels für integrierte Schaltungen |
| DE19835862C2 (de) * | 1998-07-17 | 2000-05-31 | Siemens Ag | Anordnung zum Testen von integrierten Bausteinen |
| JP2000081462A (ja) | 1998-07-17 | 2000-03-21 | Siemens Ag | 集積されたチップをテストするための装置 |
| JP2001349925A (ja) | 2000-06-09 | 2001-12-21 | Mitsubishi Electric Corp | 半導体集積回路の検査装置および検査方法 |
| JP3443687B2 (ja) * | 2001-02-19 | 2003-09-08 | 株式会社エンプラス | 電気部品用ソケット |
| KR100499701B1 (ko) * | 2002-10-16 | 2005-07-07 | 주식회사 고영테크놀러지 | 기판 모듈 테스트 장치 |
-
1993
- 1993-09-22 KR KR1019930019260A patent/KR970007971B1/ko not_active IP Right Cessation
-
1994
- 1994-09-01 JP JP6208685A patent/JPH07106038A/ja active Pending
- 1994-09-22 DE DE4433906A patent/DE4433906A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180271B2 (en) | 2004-04-23 | 2007-02-20 | Denso Corporation | Vehicle generator regulating apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4433906A1 (de) | 1995-03-23 |
| KR950010002A (ko) | 1995-04-26 |
| KR970007971B1 (ko) | 1997-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| KR100314135B1 (ko) | Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법 | |
| KR0175268B1 (ko) | 수평 하향식 접속 방식의 베어 칩 테스트 장치 | |
| US5726580A (en) | Universal wafer carrier for wafer level die burn-in | |
| US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
| US6287878B1 (en) | Method of fabricating chip scale package | |
| US5977784A (en) | Method of performing an operation on an integrated circuit | |
| US6177722B1 (en) | Leadless array package | |
| US5008615A (en) | Means and method for testing integrated circuits attached to a leadframe | |
| KR19990024826A (ko) | 반도체 장치를 테스트하기 위한 프로브 카드 | |
| US20040155241A1 (en) | Test assembly for integrated circuit package | |
| JPH07106038A (ja) | 半導体集積回路パッケージ用テスト装置 | |
| JPH11287846A (ja) | テスト・プローブ・アセンブリ | |
| KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US7498180B2 (en) | Method for manufacturing semiconductor device | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JPH03102848A (ja) | 半導体装置のエージング方法 | |
| KR19980043645A (ko) | 반도체 디바이스용 테스트 장치 | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| KR19990002747A (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| KR100220916B1 (ko) | 반도체 칩 검사용 소켓 |